【正文】 width : integer := 10。 library lpm。 基本 DDS 結(jié)構(gòu)的 VHDL 描述如下： DDSC： DDS 主模塊 library IEEE。 ⑥ 下載驗證 下載是在功能仿真與時序仿真正確的前提下，將綜合后形成的位流下載到具體的FPGA 芯片中 ，也叫芯片配置。在實(shí)現(xiàn)過程中應(yīng)設(shè)置默認(rèn)配置的下載形式，以使后續(xù)位流下載正常。前仿真是指僅對邏輯功能進(jìn)行測試模擬，以了解其實(shí)現(xiàn)的功能否滿足原設(shè)計的要求，仿真過程沒有加入時序信息，不涉及具體器件的硬件特性，如延時特性；而在布局布線后，提取有關(guān)的器件延遲、連線延時等時序參數(shù)，并在此基礎(chǔ)上進(jìn)行的仿真稱為 后仿真，它是接近真實(shí)器件運(yùn)行的仿真。對于綜合來說，滿足要求 的方案可能有多個，綜合器將產(chǎn)生一個最優(yōu)的或接近最優(yōu)的結(jié)果。 通常， FPGA 廠商軟件與第三方軟件設(shè)有接口，可以把第三方設(shè)計文件導(dǎo)入進(jìn)行處 理。 Quartus II 是本設(shè)計所應(yīng)用的核心工具， 提供從設(shè)計輸入到器件編程的全部功能， 用來完成 DDS 的核心部分的設(shè)計與仿真，支持 Altera 最新的 FPGA 和 CPLD 和幾乎所有老的器件系列 [5]。 基于上面的討論，在 Quartus II 開發(fā)環(huán)境中實(shí)現(xiàn)相位累加器模塊。根據(jù)設(shè)計目標(biāo)， 本設(shè)計中的系統(tǒng)時鐘采用 12MHz 晶振經(jīng)過 16 分頻得到 750KHz 的頻率信號， 當(dāng)正弦信號采樣周期為 Tclk=1/fclk 時，每個采樣周期相應(yīng)的相位增量為 根據(jù) Nyquist 準(zhǔn)則，DDS 允許輸出頻率最高為 fo=fclk/2。 (Bθ k1+BΔθ )]=Afsin(Bθ k1+BΔθ ) 其中 θ k1指前一個 clk 周期的相位值，同樣得出 Bθ k1≈ 2N 2N /2π 且 BΔθ 為整數(shù)， 與 ?? 的表達(dá)式聯(lián)立，可得 BΔθ /2N =fout/ fclk ； BΔθ =2N DDS 的基本原理是利用采樣定理，通過查表法產(chǎn)生波形，對于正弦信號發(fā)生器，其輸出的波形可以用下式來描述： Sout=Asinω t=Asin(2π foutt) 上式的表述對于時間 t 是連續(xù)變化的，式中 Sout 是指輸出信號波形， fout 指輸出信號對應(yīng)的頻率。 5 第 2 章 系統(tǒng)電路的 設(shè)計及原理 系統(tǒng)框圖 根據(jù)要求，經(jīng)過仔細(xì)分析，充分考慮各種因素，制定了整體的設(shè)計方案：以 FPGA芯片 FLEX10K 為核心，處理輸入單片機(jī)控制電路送來的頻率控制字，將存在 ROM 中的波形數(shù)據(jù)相應(yīng)輸出給 D/A 轉(zhuǎn)換器 MAX507 完成數(shù)模轉(zhuǎn)換，繼而經(jīng)過低通濾波器進(jìn)行濾波，從而得到純凈的正弦波。 數(shù)字頻率合成芯片 正弦查找表 同步寄存器 相位寄存器 低通濾波 相位 累加 D/A 轉(zhuǎn)換 模擬輸出 輸入控 制 數(shù)字輸入 溫度傳感器 圖 DDS 工作原理框圖 4 輸入控制系統(tǒng)主要完成輸入頻率字的轉(zhuǎn)換和溫度漂移的自動補(bǔ)償。 同步寄存器的使用是為了當(dāng)輸入的頻率字改變時不會干擾相位累加器的正常工作。 DDS 工作原理框圖 圖 DDS電路 的基本工作原理框圖。電路一般包括 輸入控制、 基準(zhǔn)時鐘、相位累加器、幅度 /相位轉(zhuǎn)換電路、 D/A 轉(zhuǎn)換器和低通濾波器（ LPF） 。 DDS 是現(xiàn)今一種重要的頻率合成手段，高速集成電路的發(fā)展進(jìn)一步改善了 DDS 的性能，它與傳統(tǒng)技術(shù)相結(jié)合組成的各種混合設(shè)計方案將頻率源的性能提升到了一個新的水平，因此，未來的 DDS 不僅可應(yīng)用于需要使用信號源的傳統(tǒng)領(lǐng)域，而且也必將開拓出許多新的應(yīng)用領(lǐng)域。 雖然 這些 專用 DDS 芯片的功能也比較多，但控制方式卻是固定的，因此不一定是我們所需要的。 2 第 1 章 設(shè)計思路及原理 研究意義 隨著現(xiàn)代電子技術(shù)的高速發(fā)展，常用的晶體振蕩器無法滿足電子業(yè)日新月異的發(fā)展和要求，因為，盡管晶體振蕩器能提供高穩(wěn)定度的振蕩頻率，但其頻率值是單一的，最多只能在很小的頻段內(nèi)進(jìn)行微調(diào)。近 30 年間，隨著集成電路技術(shù)和器件水平的提高，直接數(shù)字頻率合成技術(shù) DDS（ Direct Digital Frequency Synthesizer） 得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的佼佼者 [1]。這種狀態(tài)為環(huán)路的鎖定狀態(tài)。隨著集成技術(shù)和數(shù)字技術(shù)的發(fā)展，直接頻率合成器的發(fā)展受到了限制。 現(xiàn)實(shí)應(yīng)用的頻率合成技術(shù)主要有直接頻率合成法、鎖相頻率合成法、直接數(shù)字頻率合成法。 關(guān)鍵詞 直接數(shù)字頻率合成器 單片機(jī) 數(shù)模轉(zhuǎn)換 溫度漂移補(bǔ)償 Abstract The main features of realization of dedicated direct digital frequency synthesizer circuit chips using FPGA are the ability to meet user requirements for special functions, but also flexibility change structural of the system in the use of the process. Although mercial DDS dedicated chip circuit provide a lot of opportunities for the designers and meet the needs of many occasions, there are its limitations and cannot meet all the requirements. On a large number of investigation of existing research literature， the papers involves the proposed structure of the direct digital frequency synthesizer FPGA design. The Programmer uses the Quartus II development tool for designing the Altera FLEX10K series devices. Keywords DDS MCU DAC Temperature drift pensation 目 錄 前 言 ................................................................................................................... 1 第 1 章 設(shè)計思路及原理 .................................................................................... 2 研究意義 ............................................................................................................................ 2 總體設(shè)計任務(wù) .................................................................................................................... 2 設(shè)計思路及原理 ................................................................................................................ 3 DDS 工作原理框圖 ..................................................................................................... 3 具體工作過程 .............................................................................................................. 3 第 2 章 系統(tǒng)電路的設(shè)計及原理 ........................................................................ 5 系統(tǒng)框圖 ............................................................................................................................ 5 各模塊具體實(shí)現(xiàn)原理分析和說明 .................................................................................... 5 相位累加器模塊 .......................................................................................................... 5 ROM 查找表模塊 ..................................................................................................... 10 單 片機(jī)輸入輸出控制模塊 ....................................................................................... 12 溫漂誤差補(bǔ)償 ............................................................................................................ 13 D/A 轉(zhuǎn)換模塊 ............................................................................................................ 18 濾波輸出電路模塊 .................................................................................................... 19 軟件仿真結(jié)果 .................................................................................................................. 19 第 3 章 硬件電路的構(gòu)建 .................................................................................. 21 FPGA 芯片的選擇與使用 .............................................................................................. 21 硬件連接電路圖 .............................................................................................................. 23 第 4 章 實(shí)驗開發(fā)系統(tǒng)系統(tǒng) ............................................................................ 25 實(shí)驗開發(fā)系統(tǒng)的選擇與使用 .......................................................................................... 25 實(shí)驗過程與結(jié)果分析 ...................................................................................................... 27 總 結(jié) .................................................................................... 錯誤 !未定義書簽。直接數(shù)字頻率合成器設(shè)計 The Design of Direct Digital Frequency Synthesizer摘 要 利用可編程邏輯陣列 FPGA（ Field Programmable Gate Array）實(shí)現(xiàn) DDS專用電路芯片，主要特點(diǎn)是能滿足用戶對特殊功能的要求，而且 在使用過程中也靈活地改變系統(tǒng)結(jié)構(gòu)。方案利用 QuartusⅡ開發(fā)工具在 ALTERA FLEX10K系列器件上進(jìn)行了實(shí)現(xiàn)