sap-1cpu及計算機(jī)的組成架構(gòu)介紹-全文預(yù)覽
【正文】 “00101100”WHEN ADDR=“0011”AND CE=‘0’ELSE SUBCH “11100000”WHEN ADDR=“0100”AND CE=‘0’ELSE OUT “11110000”WHEN ADDR=“0101”AND CE=‘0’ELSE HLT “00010000”WHEN ADDR=“1001”AND CE=‘0’ELSE “00010100”WHEN ADDR=“1010”AND CE=‘0’ELSE “00011000”WHEN ADDR=“1011”AND CE=‘0’ELSE “00100000”WHEN ADDR=“1100”AND CE=‘0’ELSE “00000000”。ENTITY ROM16_8 is PORT( DATAOUT :OUT STD_LOGIC_VECTOR(7 DOWNTO 0)。10+20+3015=4B（十六進(jìn)制）? 解答 :? 首先將運算數(shù)據(jù) 10， 20， 30， 15依序放在 9HCH地址里? 第一個指令寫在 0H地址，功能是先將 10加載累加器，所以指令寫成： LDA 0H 這是因為 9H存放著數(shù)值 10的內(nèi)容? 第二個指令寫在 1H地址，功能是將 20加載 B寄存器，然后與累加器里的 10作相加后，再將結(jié)果30存回累加器，所以指令寫成（地址 AH內(nèi)存數(shù)值 20）： ADD AH? 第三個指令寫成在 2H地址，功能是將 30加載 B寄存器，然后與累加器里的 30作相加后，再將結(jié)果 60存回累加器，所以指令寫成（地址 BH內(nèi)存放數(shù)值 30數(shù)據(jù)）： ADD BH? 第四個指令寫在 3H地址，功能是將 15加載 B寄存器，然后與累加器里的 60作相減后，再將結(jié)果 4B存回累加器，所以指令寫成（地址 CH內(nèi)存放數(shù)值15數(shù)據(jù)）： SUB CN? 第五個指令寫在 4H地址，是將累加器數(shù)值結(jié)果 4B作輸出顯示，所以指令寫成： OUT? 第六個指令寫在 5H地址，功能在停止 CPU運算，所以指令寫成： HLT最后 ,整個程序和數(shù)據(jù)寫在 RAM里，機(jī)械碼表示如下：地址地址 匯編語言匯編語言 機(jī)械碼機(jī)械碼0H LDA 9H 0000 10011H ADD AH 0001 10102H ADD BH 0001 10113H SUB CH 0010 11004H OUT 1110 xxxx5H HLT 1111 xxxx6H XXX xxxx xxxx地址地址 匯編語言匯編語言 機(jī)械碼機(jī)械碼7H XXX xxxx xxxx8H XXX xxxx xxxx9H 10H 0001 0000AH 20H 0010 0000BH 30H 0011 0000CH 15H 0001 0101三 .16*8的 ROM設(shè)計與仿真 范例 : ?配合 SAP1指令 ,設(shè)計 16(Word)x8(Bit)的ROM,使其能夠執(zhí)行如下預(yù)算 : 10+14+1820=1C(Hex)地址地址 匯編語言匯編語言 機(jī)械碼機(jī)械碼0H LDA 9H 0000 10011H ADD AH 0001 10102H ADD BH 0001 10113H SUB CH 0010 11004H OUT 1110 00005H HLT 1111 00006H XXX 0000 0000 7H XXX 0000 0000地址地址 匯編語言匯編語言 機(jī)械碼機(jī)械碼8H XXX 0000 00009H 10H 0001 0000AH 14H 0010 0100BH 18H 0001 1000CH 20H 0010 0000對于原本 Don’t care 部分 ,直接寫入 0,這是因為 Altera軟件會將 Don’t care 視為 0處理 .程序 : LIBRARY IEEE?！ ≡趫D 1的 SAP1計算機(jī)里，以８個 LED作程序執(zhí)行結(jié)果的顯示，這個算是這臺計算機(jī)的輸出部分，而不是 SAP1 CPU的功能方塊。不同的指令
高考資料相關(guān)推薦
鄂ICP備17016276號-1