【正文】
原理 ? 對任意輸入的帶毛刺信號,先檢測該信號的跳變沿,然后用一高頻時鐘信號對它將要保持的電平狀態(tài)進(jìn)行計數(shù)。 VHDL是什么? ? V H I S C ( Very High Speed Integrated Circuit ) ? Hardware ? Description ? Language VHDL: 甚高速集成電路硬件描述語言 FPGA開發(fā)環(huán)境介紹 ? ACTEL公司 Libero IDE ? ALTERA公司 Max+plus II Quartus II ? XILINX公司 Xilinx ISE ? LATTIC