可編程邏輯器件--pld-全文預(yù)覽
【正文】 采用EEPROM存儲(chǔ)技術(shù)，可重復(fù)編程，并且系統(tǒng)掉電后， EEPROM中的數(shù)據(jù)不會(huì)丟失，適于數(shù)據(jù)的保密。– 可實(shí)現(xiàn)多種存儲(chǔ)器功能，如 RAM， ROM，雙口 RAM， FIFO， Stack等– 靈活配置方法： 2568，也可配成 5124內(nèi)部晶體震蕩器? 高速反向放大器用于和外部晶體相接，形成內(nèi)部晶體振蕩器。 ? 或陣列固定明顯影響了器件編程的靈活性AnBnCnAnBnCnAnBnCnAnBnCnAnBn AnCnBnCn用 PAL實(shí)現(xiàn)全加器GAL結(jié)構(gòu)? GAL器件與PAL器件的區(qū)別在于用可編程的輸出邏輯宏單元（ OLMC）代替固定的或陣列。PLD的邏輯符號(hào)表示方法與門(mén) 乘積項(xiàng)PROM結(jié)構(gòu)? 與陣列為全譯碼陣列，器件的規(guī)模將隨著輸入信號(hào)數(shù)量 n的增加成2n指數(shù)級(jí)增長(zhǎng)。必須熟悉各種中小規(guī)模芯片的使用方法，從中挑選最合適的器件，缺乏靈活性。可編程邏輯器件的定義? 邏輯器件：用來(lái)實(shí)現(xiàn)某種特定邏輯功能的電子器件，最簡(jiǎn)單的邏輯器件是與、或、非門(mén)（74LS00， 74LS04等），在此基礎(chǔ)上可實(shí)現(xiàn)復(fù)雜的時(shí)序和組合邏輯功能?？删幊踢壿嬈骷?PLD課程簡(jiǎn)介? 《脈沖與數(shù)字電路》為基礎(chǔ)：學(xué)習(xí)了數(shù)字電路的基本設(shè)計(jì)方法。課程宗旨? 更新數(shù)字電路的設(shè)計(jì)觀念，建立用 PLD器件取代傳統(tǒng) TTL器件設(shè)計(jì)數(shù)字電路的思想? 更新數(shù)字系統(tǒng)設(shè)計(jì)手段，學(xué)會(huì)使用硬件描述語(yǔ)言（ Hardware Description Language）代替?zhèn)鹘y(tǒng)的數(shù)字電路設(shè)計(jì)方法來(lái)設(shè)計(jì)數(shù)字系統(tǒng)。– 采用 “搭積木 ”的方法的方法進(jìn)行設(shè)計(jì)。? 時(shí)序電路包含可記憶器件（觸發(fā)器），其反饋信號(hào)和輸入信號(hào)通過(guò)邏輯關(guān)系再?zèng)Q定輸出信號(hào)。PAL結(jié)構(gòu)? 與陣列可編程使輸入項(xiàng)增多，或陣列固定使器件簡(jiǎn)化。FPGA結(jié)構(gòu)原理圖? 內(nèi)部結(jié)構(gòu)稱為L(zhǎng)CA（ Logic Cell Array）由三個(gè)部分組成：? 可編程邏輯塊（CLB）? 可編程輸入輸出模塊（ IOB）? 可編程內(nèi)部連線（ PIC）IOBCLB包含多個(gè)邏輯單元PICLE內(nèi)部結(jié)構(gòu)查找表的基本原理實(shí)際邏輯電路 LUT的實(shí)現(xiàn)方式輸入 邏輯輸出 地址 RAM中存儲(chǔ)的內(nèi)容0000 0 0000 00001 0 0001 0.... 0 ... 01111 1 1111 1N個(gè)輸入的邏輯函數(shù)需要 2的 N次方的容量的 SRAM來(lái)實(shí)現(xiàn)，一般多個(gè)輸入的查找表采用多個(gè)邏輯塊級(jí)連 的方式查找表的基本原理N個(gè)輸入的邏輯函數(shù)需要 2的 N次方的容量的 SRAM來(lái)實(shí)現(xiàn)，一般多于輸入的查找表采用多個(gè)邏輯塊級(jí)連 的方式FPGA中的嵌入式陣列（EAB）? 可靈活配置的 RA
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1