【正文】 SCLKGPB1 SCKEGPB0 nGCS7mSCS1mRAS1 nGCS6mSCS0mRAS0 nGCS5GPB10 nGCS4GPB9 VSS VDD nGCS3GPB8 nGCS2GPB7 nGCS1GPB6 nGCS0 nWE nOE nBE3nWBE3DQM3GPB5 nBE2nWBE2DQM2GPB4 nBE1nWBE1DQM1 nBE0nWBE0DQM0 VSSIO VDDIO nCAS3nSRASGPB3 nCAS2nSCASGPB2 nCAS1 nCAS0 ADDRGGPA0 ADDR1 ADDR2 ADDR3 AN5 AN4 AN3 A N2 AN1 AN0 V SSA D C V SS I D T O U T 4 / V D 7 G PE 7 T O U T 3 / V D 6 G PE 6 T O U T 2 / T CL K G PE 5 T O U T 1 / T CL K G PE 4 T O U T Q G PE 3 E X T CL K PL L C A P E A T A L 0 X T A L 0 V SS V D D I CSC U G PF0 I CSC A G PF1 SO T X D N R T SW S L RC X G PF5 SO RD Y / T X D 1 / SD D / G FF5 SO RX D / RX D 1 / SD 1 / G FF7 SO CL K / CT S1 / I SC L K / G FF8 CM3 CM2 CM1 CM0 N Res et CL K o u t G PE 0 V SS I O V D D I O TD0 TD1 T MS T CK n T rs t E x N T 7 / SL RC K / G FG 7 AN6 AN7 AREFT AREFB AVOOM VDDADC XTAL1 EXTAL1 VDDRTC VSSO VFRAME/GPD7 VM/GPD6 VLNE/GPD6 VCLK/GPD4 VD3/GPD3 VD2/GPD2 VD1/GPD1 VD0/GPD0 RXD0/GPE2 TXD0/GPE1 DATA31/nCTS0/GPC15 DATA30/nCTS0/GPC14 DATA29/RxD1/GPC13 DATA28/TxD1/GPC12 DATA27/nCTS1/GPC11 DATA26/nRTS1/GPC10 DATA25/nXDREQ1/GPC9 DATA24/nXDack1/GPC8 VDD VSS DATA23/VD4/GPC7 DATA22/VD5/GPC6 DATA21/VD6/GPC5 DATA20/VD7/GPC4 DATA19/SCLK/GPC3 DATA18/SD/GPC2 DATA17/SDO/GPC1 DATA16/SLRCK/GPC0 DATA15 DATA14 S3C 44B 0X 160 Q FP 圖 S3C44B0X引腳圖 S3C44B0X 特性 1) 體系結構 ? 集成了手持設備和通用嵌入式系統(tǒng)應用的解決方案。 ? 8路 10位 ADC。 ? 5個 PWM定時器及 1個內部定時器。 ? 2個帶有握手協(xié)議的 UART 和 1個 SIO。片上集成的主要功能如下： ? 在 ARM7TDMI 基礎上增加 8 KB 的 cache。 11) JTAG 接口 JTAG 控制信號符合標準的規(guī)定，這些控制信號通過專用引腳連到片外測試控制器。 如果通信發(fā)送緩沖器是空的，則在 COMMTX 端口發(fā)出信號；如果 接收緩沖器是空的，則在 COMMRX 端口發(fā)出信號。調試接口可擴展集成的 EmbeddedICE 宏單元所提供的功能，它使外部硬件能夠支持調試（通過 DBGEN），并發(fā)出異步的調試請求（在 DBGRQ 端口）或與指令同步的請求（在 BREAKPT 端口）。一旦進入調試狀態(tài)，就可使用掃描鏈 1強制指令進入指令流水線，檢查處理器的寄存器。 8) 初始化 nRESET 信號用來復位、啟動處理器，處理器從地址 0x00000000 開始執(zhí)行程序。 5) 狀態(tài)輸出 TBIT 信號表明當前處理器執(zhí)行的是 ARM 指令還 是 Thumb 指令。 4) 時鐘控制 處理器所有狀態(tài)變化都由存儲器時鐘 MCLK 控制。如果外部數(shù)據(jù)總線是雙向的，就用 nENOUT 來將 DOUT[31:0]加到總線上。 ? ABORT（中止）：當一個存儲器不允許訪問時，在中止輸入端發(fā)出信號，中止時序連同數(shù)據(jù)在時鐘周期結束時有效 3) 總線控制 通常 ARM7TDMI 核得到新地址后就立即發(fā)出總線控制 請求，以便 MMU 或存儲器控制器有最長的時間來處理它。 ? BL[3:0]由外部控制的使能信號，作用于數(shù)據(jù)輸入總線上 4字節(jié)中每個字節(jié)的鎖存，這使得 8位、 16 位和 32位存儲器易于實現(xiàn)與處理器接口。 ? SEQ 指示存儲器地址與前周期使用的地址連續(xù)（也可能相同）。 4) 主存儲器 嵌入式系統(tǒng)通常沒有硬盤，主存儲器可以是幾 MB到 1GB 的動態(tài)存儲器，訪問時間大約為 50ns。但片上 RAM 又不能太快（消耗太多功率）、太大（占用太多芯片面積），因為片上 RAM 和片上寄存器組具有較高的實現(xiàn)成本，所以一般片上集成RAM 的容量是必須考慮的。 2) 片上 RAM 如果微處理器要達到最佳性能，采用片上存儲器是必需的。在本書中將采用小端模式。兩種存儲方式如圖 所示。當從存儲器調入一個字節(jié)或半字時，根據(jù)指令對數(shù)據(jù)的操作類型，將其無符號 0 或有符號 “ 符號位 ” 擴展為 32位，進而作為 32 位數(shù)據(jù)在內部進行處理。 ? 32 位有符號和無符號字，它們以 4字節(jié)的邊界對齊。 2級存儲器原理可擴展為多級存儲器層次，如 cache、主存和硬盤構成 3 級存儲層次（嵌入式系統(tǒng)目前多 是 2 級的）。因此，設計一個足夠大又足夠快的單一存儲器，使高性能處理器充分發(fā)揮其能力，是有一定困難的，一般的解決方法是構建一個復合的存儲器系統(tǒng)，這就是普遍使用的多級存儲器層次的概念。 如圖 所示為最小系統(tǒng)結構圖 。 系統(tǒng)簡介 一個嵌入式控制器自己是不能獨立工作的，必須給它提供電源，加上時鐘信號、復位信號，如果芯片沒有片內程序存儲器，則還要加上存儲器系統(tǒng)，然后嵌入式控制器才可能工作。 ARM 公司研發(fā)了針對 ARM 圖形化的編譯器，連接器和調試器，這為整個嵌入式系統(tǒng)的開發(fā)調試提供了較好的環(huán)境。s production and life are closely linked. With the development of embedded system application scope is more and more big, function more and more plex, in many embedded systems have been widely used in the real time multi task operating system ( RTOS ). Embedded operating system transplant to achieve high performance of embedded application system based on. The design is based on ARM7 S3C44B0 minimum system design of early part of work, pleted the minimum each function module of the system selection, system of the general principles of map and PCB plate drawing with kernel transplant pr