【正文】 前還面臨商業(yè)模式的本地化問題，國外的IP交易模式在國內不一定完全適用。五、其他方面分析（一）政策風險分析本項目產品符合國家大力提升電子信息產業(yè)核心競爭力的總體思路和原則，符合國務院[2000]18號文《國務院關于鼓勵軟件產業(yè)和集成電路發(fā)展若干政策的通知》的國家產業(yè)政策，符合國家發(fā)展改革委辦公廳、信息產業(yè)部辦公廳印發(fā)的《2006年度集成電路產業(yè)研究與開發(fā)專項資金申報指南》目錄中“集成電路IP核評測、驗證及標準研究”的技術政策，有利于實現我國集成電路產業(yè)的跨越式發(fā)展，在政策和法律上沒有任何抵觸。表3 年均固定成本分析表 單位：萬元序號費用項目年平均金額說明1銷售人員工資104人2廣告費支出53管理費用104其他固定費用5合計30　表4 量—本—利分析表序號項目金額（數量）說明1平均銷售單價（萬元）302年均固定成本（萬元）303單位變動成本（萬元）24單位邊際貢獻（萬元）28平均銷售單價單位變動成本5單位邊際貢獻率93%單位邊際貢獻/平均銷售單價6保本點銷售量（套）2平均固定成本/單位邊際貢獻7保本點銷售額（萬元）60保本點銷售量*平均銷售單價從以上分析可以看出，年銷售量在2套IP核時，能達到保本點銷售額60萬元。（2）成本中的有關問題說明產品銷售稅金及附加：增值稅的進銷項均按17%計算；城市維護建設稅為增值稅的7%，教育費附加為增值稅的3%。（四）項目進度本項目需要投入有經驗的混合信號集成電路設計師9人，A/D、D/A轉換器測試師1人，設計開發(fā)36個月。從2004年開始公司部分產品已成型，形成銷售，公司開始轉虧為盈。表1 已投入設備清單序號型 號名 稱數量（臺）單價(萬元)合計（萬元）1Ultra60工作站17142382MU3633A合成信號發(fā)生器135353MG3641合成信號發(fā)生器135354TLA715邏輯分析儀250100554845A示波器261266624A直流電源3267KEITHLEY2000數字萬用表212合計28428同時，重慶電路設計有限責任公司根據A/D、D/A轉換器參數測試精度高、測試難度大、測試平臺應具有靈活、可變的特點，由高性能計算機和多臺智能化的程控儀器構成了積木式結構的A/D、D/A轉換器測試硬件環(huán)境，成功地對多個A/D、D/A轉換器進行了測試。（四）開發(fā)環(huán)境或設備設施公司擁有完整的混合信號集成電路設計平臺和測試平臺。（1）自主完成電路設計，具有知識產權，在產品產業(yè)化時不受外國公司限制，并且有利于降低產品成本。目前國內的上海中芯國際、上海華虹和無錫華潤等半導體制造公司有相應的工藝線支持，并且基本上能夠滿足本項目的開發(fā)和IP建立，并且所建立的IP也有相應的應用可能。公司現有從事射頻電路設計的資深設計師10人，其中，研究員5人，高級工程師5人；享受國務院特殊津貼的專家2人。這些電路的開發(fā)成功，為本項目產品的開發(fā)和產業(yè)化提供了良好的成果基礎和能力保障。（二）技術重慶電路設計有限公司有一支具有豐富的射頻集成電路設計經驗、掌握了世界先進的RF IC設計技術的研發(fā)隊伍，是以國家集成電路重點工程“九O八”工程西南設計中心主要骨干為基礎組建的，公司的技術核心是一批在我國模擬集成電路設計方面具有豐富經驗的科技人員。1984年7月分配到四川固體電路研究所工作，歷任助理工程師、工程師、高級工程師、西南設計中心主任，主要從事EDA軟件開發(fā)和應用及集成電路建庫和電路開發(fā)設計工作，曾到香港SSD公司、立陶宛VeDa公司和美國Cadence公司接受培訓。技術專長：企業(yè)經營管理、模擬集成電路工藝技術研究、ISO9000系列質量體系的建設。公司組織結構見圖1所示。（四）技術趨勢用于高性能SoC開發(fā)的A/D、D/A轉換器IP核的技術發(fā)展趨勢是基于標準CMOS、BiCMOS工藝進行高速、高精度轉換器的開發(fā)，同時要求IP核的功耗小、面積小。目前所能解決的辦法就是采用行為級的方式對轉換器的功能進行描述，并盡可能對轉換器的性能進行定義，以保證IP核的復用更加可行。3）精度及速度電路設計技術針對A/D、D/A轉換器速度和精度方面的設計，重點解決包括信噪比、無雜波動態(tài)范圍等動態(tài)參數的分析方法，并通過設計來為測試提供必要的測試方案及方法。其設計的目的是要解決精度、速度、面積和功耗等重要指標是否能達到的問題。平臺的基本單元電路庫包括參考源電路、低位A/D轉換單元、低位D/A轉換單元、輸出驅動電路、高速鎖存器、溫度碼產生電路、加權電流源電路等電路結構和版圖，同時該平臺具有A/D、D/A轉換器產品開發(fā)所需要的結構技術、應用設計、測試方法、電路開發(fā)、版圖設計及驗證的一整套設計方法和設計流程，可以在所采用的工藝改變時或者根據用戶所要求的性能指標進行有效的設計修改。然后完成單元電路的版圖設計和總體版圖的拼接，并最終完成總體版圖的驗證及后仿真。總體設計就是要對這兩種D/A轉換器頂層結構進行設計，制定滿足相應性能指標的分塊指標參數，并根據總體要求，完成相應工藝加工的接口和評估。基于這一出發(fā)點，最合適的結構應該是逐次比較結構。因此，本項目中的兩個A/D轉換器將分別采用如下的結構進行總體設計。2）電路設計、測試的主要內容轉換器總體結構設計—→單元電路指標和單元電路間內部接口的確定—→單元電路設計—→總體電路設計—→電路功能及性能驗證—→電路設計評審—→單元電路版圖設計—→總體版圖設計—→版圖驗證和后仿真—→版圖評審—→設計開發(fā)確認—→完成GDSⅡ版圖文件。②開發(fā)8位和12位D/A轉換器并形成IP核，其主要技術指標為：◆8位A/D轉換器：工作電壓：；轉換速率：60MHz；線性誤差：177。本項目的主要內容1）A/D、D/A轉換器及IP核技術指標①開發(fā)8位和12位A/D轉換器并形成IP核，其主要技術指標為：◆8位A/D轉換器工作電壓：5V；轉換時間：2uS；線性誤差：177。所開發(fā)的A/D、D/～ CMOS工藝進行設計，并形成IP核，供具有數據采集與控制反饋的SoC設計時使用。（三）本項目的內容及重點解決的問題基于標準CMOS工藝進行A/D、D/A轉換器的設計、制造，根據SoC產品設計對IP復用的要求，建立以版圖形式給出的轉換器和對應的接口文檔，從而形成具有自主知識產權的IP硬核。這并不是說這樣的IP不重要，作為一個全功能的SoC而言，與自然世界接口的A/D、D/A轉換器是必不可少的。從目前的A/D、D/A轉換器使用情況來看，我國在各種高性能系統(tǒng)中所采用的模擬/混合信號集成電路大多采用國外公司的產品，它們主要來自于美國ADI、MAXIM和LTC等半導體制造商。對于如此潛在的市場規(guī)模，如沒有自己知識產權的高科技產品的支持，要成為真正意義上的科技大國、技術大國和產品研制及消費大國也是一句空話?？梢赃@樣認為：國內集成電路競爭的下一個熱點將是SoC設計和IP核的開發(fā)。（二）市場競爭我國的IP產業(yè)起步較晚，規(guī)模很小，但發(fā)展很快。因為國外IP交易已很普遍，而國內不少IC設計公司則面臨第一次吃螃蟹的問題。在經濟和產業(yè)方面，IP的地位也很重要。自20世紀90年代初期至今，已經開發(fā)了種類較齊全的、可重復使用的IP核，如微處理器（MPU）核、微控制器（MCU）核、DSP核、存儲器核、ADC、DAC及數字模擬混合信號電路核、模擬電路及射頻電路核、I/O接口電路核和各種專用算法模塊。與其它廠商相比，那些創(chuàng)造、獲得和重新使用IP的廠商將具有明顯的優(yōu)勢。該公司預測，半導體IP市場2009年將超過51億美元。%的市場占有率，位居首位。截至今年為止，全球約有三百余家IP核供應商。八、本表可在格式不變的基礎上根據需要自行調整。五、其它方面分析：政策法律風險、經濟環(huán)境風險、自然災害風險分析。.基于標準CMOS工藝的ADC/DAC IP核開發(fā)項目申請報告填表說明本項目申請報告，由項目承擔單位根據如下要求填寫：一、市場分析：（一）市場前景：目標市場的當前規(guī)模、主要用戶、市場年均增長率；（二）市場競爭：國內外主要競爭者，投資及生產能力，潛在競爭，供求關系；（三）本項目的內容及重點解決的問題；（四）技術趨勢。四、投資評估經濟效益分析：（一）項目形成的生產能力；（二）采用量本利分析法，找出盈虧平衡點，根據市場需求及生產能力，求得最大收益；（三）計算投資回收期（年）=投資總額/（年利稅+年折舊）；（五）預計年產量，品種，產值、利稅。七、本報告人民幣金額單位：萬元，外匯金額單位：萬美元。毫無疑問，這樣的高科技產品不僅會改變整個社會各種智能化系統(tǒng)的技術含量，而且會實實在在地讓人們通過使用各種電器而倍受裨益，并通過人們工作、生活和娛樂各個環(huán)節(jié)中的活動直接反映出來。3家公司合計占有市場的 % 的份額。市場調研公司Semico Research指出，半導體知識產權(IP)是刺激半導體產業(yè)增長的下一個“殺手應用”催化劑。Semico的資深分析師Rich Wawryzniak表示，半導體IP“應該被看作潛在的生產率增強器和最終硅片解決方案的促進器。作為以知識形態(tài)出現的特殊產品，國外IP的商業(yè)化已較成熟。未來IC設計是SoC的時代，一家公司很難具備系統(tǒng)需要的所有知識和技能，就必然要使用別人的IP。從IP核的使用情況來看，國內IP的商業(yè)化目前還面臨商業(yè)模式的本地化問題，國外的IP交易模式在國內不一定完全適用。隨著國內IC設計公司對采用IP進行設計的普遍認同，今年開始會有較快增長，尤其在通信SoC設計中將集成更多的模擬、混合信號IP。這些數據表明，我國IC設計已經具備了SoC設計的基礎，IP開發(fā)的市場環(huán)境和技術環(huán)境已經形成。但我們應該清楚地意識到我國在SoC設計以及IP開發(fā)領域卻又明顯的處于落后地位。因此，以A/D、D/A轉換器為代表的混合信號類型的接口型集成電路必須與數字集成電路和SoC技術同步發(fā)展，才可能保證未來各種系統(tǒng)的可實現性和完整性。從A/D、D/A轉換器的IP開發(fā)來看，目前世界上前10名的IP供應商的主流產品均不是A/D、D/A轉換器IP核。因此，我們應該主動地參與到這一領域的產品開發(fā)和IP設計中來，在開發(fā)中逐漸解決復用的問題，并基于成熟的標準工藝線建立IP核，滿足SoC對A/D、D/A轉換器IP核日益擴大的需求。A/D、D/A轉換器具有集成度高、電路功能復雜的特點，同時根據使用的要求，其轉換精度高、速度快，在某種程度上講是一種通用型器件，具有能與微處理器接口和應用方便等特點。本項目就是在解決一些混合信號IP核實用性方面的技術及接口問題的前提下，將國內的混合信號IP核推向市場，并為今后更多的模擬/混合信號集成電路IP核的開發(fā)和實用化打下良好的基礎。2LSB。；無雜散動態(tài)范圍：50dB。由于SoC是一種將多個IP核組合成一個系統(tǒng)的芯片，對IP面積、功耗的要求應放在首位，而采樣率放在次要的地位。12位A/D轉換器：12位A/D轉換器的總體設計將主要從精度和功耗上考慮，并注意到整個電路的面積。對于8位D/A轉換器將采用4+4的兩段結構，而對于12位D/A轉換器，將采用4+8的兩段電流結構。并在此基礎上完成總體電路的設計，確保指標全面達到用戶要求。③ 建立A/D、D/A轉換器設計平臺根據A/D、D/A轉換器混合信號集成電路開發(fā)的特點，基于標準工藝提供的PDK和CADENCE系統(tǒng)的設計環(huán)境，以完整的A/D、D/A轉換器集成電路基本單元庫為基礎，建立實用化的A/D、D/A轉換器集成電路設計平臺。本項目重點解決的問題1）A/D、D/A轉換器總體結構的設計技術A/D、D/A轉換器屬于混合信號集成電路的范疇，從某種意義上講它們本身就是一個小的系統(tǒng)，因此，A/D、D/A轉換器總體結構的設計特別重要。在版圖設計中，針對高精度的特點進行合理、有效的布局/布線，充分估計器件的失配對轉換器性能指標的影響。但由于它的功能和指標無法采用行為級的方式來精確的描述，因而在IP復用過程中會給整個SoC的仿真帶來一定的困難。5）A/D、D/A轉換器測試技術所開發(fā)的A/D、D/A轉換器由于本身精度和動態(tài)參數的特點，其性能指標的測試比較困難，為了評估該芯