微機(jī)原理考試復(fù)習(xí)題-全文預(yù)覽
【正文】 。 2．所有題目均可用自己的語言回答。 （1）地址范圍：4000H~5FFFH（2）地址范圍：6000H~7FFFH39。 n。硬件定時(shí)會增加相應(yīng)的硬件設(shè)備，使硬件成本增加，但可以不占用CPU，并且定時(shí)準(zhǔn)確；不過一旦硬件設(shè)計(jì)制作好后，不便于更改定時(shí)間隔。部分譯碼法能充分利用譯碼器；但存在地址重疊。連線簡單，不需譯碼器；但容易產(chǎn)生地址沖突，且地址空間不連續(xù)。 數(shù)據(jù)總線：0508H；* s$ G3 H o6 W) q) O答：IO/M低、DT/R高、/RD高、/WR低；0 N3 C7 P1 e4 V7 U ：運(yùn)算器； 控制器；通用寄存器AX、BX、CX、DX；6 y/ V39。 h。 {% Q寄存器陣列用于臨時(shí)存放數(shù)據(jù)和地址。y控制與定時(shí)單元（控制器）。X R7 O/ \8 V! y+ ( p2 v* P答：算術(shù)邏輯單元ALU（運(yùn)算器）。 P3 amp。 （USB等）: E1 l! h PCI 寄存器尋址、ISA }! Y、0AFFFFH p6 y8 X4 U9 L5 U) g m. a, Z1 P立即數(shù)尋址 w+ E) _6 [amp。試寫出每片存儲芯片的地址范圍，并說出ROM和RAM的存儲容量。( X39。 DB ‘AB’。 VAR DW 569AH2 W4 J% q n7 Y m8 r( }( n \+ l2 K2 o1 ` d, VL h% A/ z39。: w3 A7 P: J39。H( L) q) s) M. y39。 * x。 ) U0 J: `。 ）。 x, f! ^5 d1 b( c* S C. 寫控制端口，讀/寫狀態(tài)端口. t。 R/ Y 次序完成一個(gè)字符的傳輸。D. 一般用于高速緩存5 |. H4 m o) V/ {$ F一般查詢I/O時(shí)總是按 B. 需刷新電路 S5 q2 w7 G+ wamp。 , G, n7 a3 ^/ v+ h。 }動(dòng)態(tài)RAM的特點(diǎn)是 , [2 ^1 C39。 h$ a NIBM PC/XT開機(jī)后，中斷向量表存放在 D3 Z C. 8250 A. 8284 H9 b2 k3 M8 `1 n7 K) Lq。 C. ASCII碼 D. A0~A16( G。 C. A0~A15 B. A0~A110 I3 Q8 Q( o! f3 L+ z。 D. 專用I/O指令! P) l. l9 Q4 p* w5 a若CPU地址線共16條，某存儲芯片容量為2K，加在該存儲器芯片上的地址線為 F/ _C. 不同的寫控制邏輯 ~ D. 24/ , ~5 i4 l2 r7 L B. 16 A. 32. i9 p8 r k p R r 試卷一: ]+ E。 a: L6 d一、選擇題（ 每題3分，共30分 ） y8 t2 r3 j w1 N1 Y 某微機(jī)最大可尋址的內(nèi)存空間為16MB，其CPU地址總線至少應(yīng)有條。 A. 匯編指令 U。 ! T Y/ \A. 不同的地址編碼 B. 不同的讀控制邏輯% r, y$ c O/ samp。 3 h$ h) _) i2 rA. 二進(jìn)制 4 Jamp。 指令MOV AX,ES:[BX][SI]中，源操作數(shù)的物理地址是 r I P% ^amp。 [3 q4 x0 {* C. 16*(SS)+(BX)+(SI) D. 16*(CS)+(BX)+(SI)0 M9 v2 p39。 {0 B8 o。 }* W/ I9 P+ `0 i R. P B. 讀狀態(tài)端口，讀/寫數(shù)據(jù)端口 O K4 g% q39。 E3 M5 k! l9 x \+ ^amp。 ），目的操作數(shù)尋址方式是（2 j+ C0 I已知ROM芯片容量為256*4位，則其地址端有（ ） 位。N若(AL)=96H，(BL)=12H，則執(zhí)行MUL BL指令后，結(jié)果為（y4 T9 _0 X+ g7 {9 }三、簡答題（ 每題10分，共50分 ）% [ n2 ]9 J9 G, C. n6 s微處理器內(nèi)部一般有哪些基本部件組成？試簡述它們的主要功能。 C4 B) w* u( V! p( O常用存儲器片選控制方法有哪幾種？
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號-1