【正文】 to 0)。use 。同時也感謝學(xué)院為我提供良好的做課程設(shè)計的環(huán)境。致謝在這次課程設(shè)計的撰寫過程中，我得到了許多人的幫助。 其次，在動手能力方面，很多時候我都是知識不能夠結(jié)合實(shí)踐，所以很多時候我都不知道應(yīng)該怎么樣開始，不過此次由于有了老師的詳細(xì)講解，所以，我能夠很快知道接下來應(yīng)該做什么，有什么作用，得出什么結(jié)果。（限于版面，未在下圖中標(biāo)出，向右移動水平進(jìn)度條可定位）。（7）系統(tǒng)進(jìn)入找零狀態(tài)：找零口打開找零，每個時鐘上升沿時出一個5角硬幣，變量change實(shí)時顯示剩余應(yīng)找零金額。 （3）乘客按下“開始投幣”按鈕，系統(tǒng)進(jìn)入投幣狀態(tài)。（如圖）。)找零，每個時鐘上升沿時出一個5角硬幣，變量change實(shí)時顯示剩余應(yīng)找零金額。139。 （3）乘客按下“開始投幣”按鈕，系統(tǒng)進(jìn)入投幣狀態(tài)。（如圖）。），系統(tǒng)進(jìn)入投幣狀態(tài)（state=insert_state）。 （2）乘客選擇出站口為第11站，系統(tǒng)得出票價為4元；選擇購買3張，系統(tǒng)得出票數(shù)為3張。139。），錢幣“暫存桿”進(jìn)入等待狀態(tài)（money_gate=01），系統(tǒng)進(jìn)入選擇狀態(tài)（state=select_state）。圖 4 程序仿真 波形輸入建立在創(chuàng)建的波形仿真文件中，添加所有輸入輸出端口，并添加程序中涉及的重要變量進(jìn)行仿真。選擇菜單“File”→“Project”→“Set Project to Current File”,當(dāng)前的文件即被指定。在選擇輸入路徑時，選擇“Text Editor File”以進(jìn)行文本輸入，：圖 （3） 在文本輸入界面內(nèi)進(jìn)行程序輸入，：圖 （4）輸入完畢后，需要對程序進(jìn)行保存。 when others=null。 number:=01。 total_price:=price+price。 計算總票價 account_temp:=39。139。 end if。 票價為4元 temp_type:=10000。 票價為2元用5位邏輯矢量表示票種和數(shù)量其中前2位表示票種：10000表示4元票，01000表示2元票后3位表示數(shù)量：10000表示3張，01000表示2張，00100表示1張二者相加即可同時表示購買的票種和張數(shù)信息 temp_type:=01000。另外，對于作為一個獨(dú)立的設(shè)計項(xiàng)目而言，仿真文件的提供足可以證明你設(shè)計的完整性。設(shè)計規(guī)劃主要包括設(shè)計方式的選擇及是否進(jìn)行模塊劃分。（5）VHDL對設(shè)計的描述具有相對獨(dú)立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計。（2）VHDL豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗(yàn)設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進(jìn)行仿真模擬?，F(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語言。誕生于1982年。EDA技術(shù)就是以計算機(jī)為工具，設(shè)計者在EDA軟件平臺上，用硬件描述語言HDL完成設(shè)計文件，然后由計算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。在電子技術(shù)設(shè)計領(lǐng)域，可編程邏輯器件（如CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計帶來了極大的靈活性。硬件描述語言是EDA技術(shù)的重要組成部分，VHDL是作為電子設(shè)計主流硬件的描述語言。紙幣口類似，用長度為4的一比特?zé)嵛痪幋a方式表示。若乘坐18站，則票價為2元／張；若乘坐916站，則票價為4元／張。2． 選擇出站口或投幣過程中，乘客都可以按“取消”按鈕取消該次交易。購買車票時，乘客先選擇出站名，然后選擇所需的票數(shù)，再進(jìn)行投幣，投入的錢幣達(dá)到所需金額時，售票機(jī)自動出票，并找出余額，本次交易結(jié)束，等待下一次的交易。 關(guān)鍵詞: 地鐵，售票，VHDL 語言，MaxPlus IIVHDL based simulation of subway ticket control system design and Implementation Student: Yuan Jun Advisor:YuangtaoChenAbstract: VHDL language is used to describe the behavior and structure of electronic systems but isparticularly suited as a language to describe the structure and behavior of digital electronichardware designs. The application of it means two changes: electro circuitdesign can be done by the kind of file description. and electro circuit canbe stored as a is used to lower the cost and reduce the design can supply designers’ needs easily. With the development of moderntechnology it grows more than 30 every Graduation Project just simulate tickedsales system of metro use VHDL language and it under the platform of MaxPlus II. The functionsstation select numbers select ticket out bids all will be showing in the emulator.Key word: Metro，ticked sales，VHDL，MaxPlus目錄1 引 言 1 設(shè)計要求 1 課題分析 12 設(shè)計的基礎(chǔ)依據(jù) 2 EDA技術(shù)介紹 2 VHDL語言介紹 2 VHDL的簡介 4 VHDL語言特點(diǎn) 4 VHDL的設(shè)計流程 43 設(shè)計步驟 5 5 系統(tǒng)狀態(tài)圖 6 編寫VHDL程序代碼 7 程序調(diào)試 84 程序仿真 12 波形輸入建立 12 波形仿真結(jié)果分析 135 結(jié)束語 17致謝 18參考文獻(xiàn) 19附錄 201 引 言 設(shè)計要求　功能描述：用于模仿地鐵售票的自動售票，完成地鐵售票的核心控制功能。這種語言的應(yīng)用至少意味著兩種重大的改變：電路的 設(shè)計可以通過文字描述的方式完成；電子電路可以當(dāng)作文件一樣來存儲。應(yīng)當(dāng)提交的文件：（1）課程設(shè)計報告。要求：（1）要求能獨(dú)立地運(yùn)用VHDL語言、EDA相關(guān)知識和Max Plus II仿真軟件，編制一個簡單的課程設(shè)計。使其實(shí)現(xiàn)選站、選擇張數(shù)、出票、找零等功能。（4）學(xué)生應(yīng)抱著嚴(yán)謹(jǐn)認(rèn)真的態(tài)度積極投入到課程設(shè)計過程中，認(rèn)真查閱相應(yīng)文獻(xiàn)以及實(shí)現(xiàn)，給出個人分析、設(shè)計以及實(shí)現(xiàn)。它的硬件描述能力強(qiáng)，能輕易的描述出硬件的結(jié)構(gòu)和功能。使其實(shí)現(xiàn)選站、選擇張數(shù)、出票、找零等功能。乘客可以選擇的種類為2 元和4 元，乘客一次只能選擇一個出站口?？紤]到控制整