【正文】 TISBEGINPROCESS(CLK,IFEND=ACC(11=FLAG_N39。000=139。ISBEGINIFRR2。 BEGIND0,:ENDR0。R0=FLAG_F。139。CLK39。R0:STD_LOGIC。CLR,0)。NC:DOWNTOACC,ARTENTITYDOWNTOUNLOCKDATA_BCD:ENLOCK:INININDOWNTOINENTITYUSEIEEE。（3）解除電鎖鍵：按下此鍵會檢查輸入的密碼是否正確，若密碼正確無誤則開門。（2）假如要更改輸入的數字，可以按倒退按鍵來清除前一個輸入的數字，或者按清除鍵清除所有出入的數字，再重新輸入四位數。q：模塊內部信號，用于識別各個信號所用。模塊內部信號：scan：鍵掃信號“00－01－10－11”寄存器k_ksrclk：去抖時鐘信號，為去抖提供信號。flag_n：：數字輸出標志，用于識別數字是否輸出。key_in：按鍵輸入端口，為按鍵輸入提供輸入信號。 9 WHEN OTHERS = N = 1111 。 5 WHEN 01110 = N = 0110 。 1 WHEN 00101 = N = 0010 。EVENT AND CLK = 39。鍵盤譯碼電路主要將所對應的鍵盤值設定成所要用的功能鍵，其主要程序如下： 鍵盤譯碼KEY_DECODER : BLOCK SIGNAL Z : STD_LOGIC_VECTOR(4 DOWNTO 0) 。 CLK_SCAN = SEL 。 仿真時用CLK = Q(0) 。 C_DEBOUNCE = Q(2) 。EVENT AND CLK_1K =39。每掃描一排按鍵就檢查一次是否有鍵被按下，如果這排沒有按鍵被按下就忽略，反之，如果出現被按下的鍵則立刻進行按鍵編碼的動作，且將編碼的結果儲存于寄存器中。 END ARCHITECTURE ART。139。 THENQ=39。 ELSIF CLRN=39。 AND PRN=39。 Q: OUT STD_LOGIC)。 END ARCHITECTURE ART。 1 = Q1。 END IF 。EVENT AND CLK=39。 INV_D = NOT D_IN 。 SIGNAL D1, D0 : STD_LOGIC 。 Q: OUT STD_LOGIC)。 DD1, DD0, 1, 0 : OUT STD_LOGIC。 USE 。(3)(2)以取樣信號CLK的周期為8 (1) 調整抽樣頻率后得到的抽樣結果因此必須加上彈跳消除電路，避免誤操作信號的發(fā)生。 控制電路工作時鐘信號CLK_DEBOUNCE: OUT STD_LOGIC (仿真時用)去抖電路工作時鐘信號 按鍵消抖電路由于設計采用的矩陣式鍵盤是機械開關結構，因此在開關切換的瞬間會在接觸點出現信號來回彈跳的現象，對于電子密碼鎖這種靈敏度較高的電路這種彈跳將很可能會造成誤動作輸入，從而影響到密碼鎖操作的正確性。 數字輸出DATA_F: OUT STD_LOGIC_VECTOR(3 DOWNTO 0) 。CLK_1K: IN STD_LOGIC 。當一個系統(tǒng)中需使用多種操作頻率的脈沖波形時，最方便的方法之一就是利用一計數器來產生各種需要的頻率。4矩陣式鍵盤的面板配置圖，其中數字0～9作為密碼數字輸入按鍵，*作為“上鎖”功能按鍵，作為“解鎖/清除”功能按鍵。：通過時序產生鍵盤掃描信號，由鍵盤輸入密碼或者功能按鍵，當然在這過程中要經過按鍵去抖，最后將將所輸入的鍵盤值譯碼得到具體的數字或者功能鍵；將輸入值輸入鍵盤數據存儲器，在這里面可以將鍵盤值存儲或者清除，再經過比較電路，比較輸入值與原來存儲的是否一致，如果一致則開啟鎖，如果不一致則報警（在報警后可以通過輸入萬能密碼或者斷電復位等可以解決）；在經過存儲電路時，同時將所輸入的值通過LED顯示出來，顯示將通過BCD譯碼電路，將所獲取的值顯示在LED數碼管上。（2） 密碼鎖控制電路包括按鍵數據的緩沖存儲電路，密碼的清除、變更、存儲、激活電鎖電路（寄存器清除信號發(fā)生電路），密碼核對（數值比較電路），解鎖電路（開/關門鎖電路）等幾個小的功能電路。 數字電子密碼功能模塊圖（1） 密碼鎖輸入電路包括時序產生電路、鍵盤掃描電路、鍵盤彈跳消除電路、鍵盤譯碼電路等幾個小的功能電路。數字電子密碼鎖的顯示信息電路可采用LED數碼管顯示和液晶屏幕顯示兩種。 電子密碼鎖外觀圖上圖為在實驗開發(fā)板上實現，使用開發(fā)板有十六個按鍵，分別對應數字0到9和各個功能鍵，LED顯示為開發(fā)板上數碼管顯示。（3）密碼更改：按下此鍵時會將目前的數字設定成新的密碼。方案三：利用FPGA設計電子密碼鎖，其成本低，設計方便（有相應的開發(fā)板），現有資源充足，實現比較容易，更利于系統(tǒng)的維護改進和升級，可靠性更高，更安全。雖然采用數字密碼鎖電路的好處是設計簡單，但是由于其是純電路實際，在系統(tǒng)運行時，延時會比較嚴重。誤碼輸入的保護措施如前所述，電子密碼鎖的設計應考慮自身的安全保密性，由于編碼和捕捉密碼的實驗都是隨機的，若要使P=1 NT趨近于0，必須采取誤碼輸入的保護措施。其中a為基數，i為位數，a和i的選取應該滿足NT≥NTL ， a=2，3，4，10，12，14，16。即：TEN=(NTLt/2n)/x顯然若使NT=NTL，則TrTEN，則使分段隨機試驗不易成功。故NT應有合理的上限和下限。一般包括：①實驗或開發(fā)所需的各類基本信號發(fā)生模塊；②FPGA/CPLD輸出信息顯示模塊；③監(jiān)控程序模塊；④目標芯片適配座以及上面的FPGA/CPLD目標芯片和下載電路。這是用VHDL語言設計系統(tǒng)硬件的最突出的優(yōu)點。邏輯綜合與所使用的邏輯綜合工具有關，由邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的EDIF（Electronic Design Interchange Format）網表。通過配置技術，可以選取多種不同的結構體，以便對一個設計任務采用仿真工具進行多種配置的性能實驗。包集合包集合屬庫中的一個層次，是一種可編譯的源設計單元。庫庫是經編譯后的實體、結構體、包集合和配置的集合。在其對應的初級設計單元實體說明被編譯并且被并入設計庫之后，它就可以單獨地被并入該設計庫中。 VHDL語言的基本結構VHDL（Very high speed integrated circuit Hardware Description Language）硬件描述語言從高于邏輯級的抽象層次上描述硬件的功能、信號連接關系及定時關系。所有的仿真都可使用同一個測試激勵。而行為級模型只是規(guī)定其功能，無延時信息，跟工藝無關，但門級模型和版圖級模型跟工藝密切相關。工藝庫中有各種宏功能模塊和基本功能單元，含有他們的行為級模型、門級模型、布線模型等信息。 系統(tǒng)設計流程（左邊的箭頭線太短了，最好和右邊對稱）對于FPGA的設計而言，不需要關心電路級和版圖級，只考慮系統(tǒng)級、算法級、RTL級、門級4個層次的行為域描述和結構域描述即可。有時要反復修改，經過多次這樣的迭代才能完成最后的設計。需要說明的是，如果仿真驗證不對或者某一步有錯，就要返回修改。采用VHDL語言使用自頂向下的方法對系統(tǒng)進行了描述，并在FPGA芯片CycloneⅡ上實現。在實際應用中，由于程序容易跑飛，系統(tǒng)的可靠性能較差。但國內自行研制開發(fā)的電子鎖，其市場結構尚未形成，應用還不廣泛。但較實用的還是按鍵式電子密碼鎖。研究這種鎖的初衷，就是為提高鎖的安全性。鎖自古以來就是把守護門的鐵將軍，人們對它要求甚高，既要安全可靠的防盜，又要使用方便，這也是制鎖者長期以來研制的主題。 FPGA技術是現代電子工程領域的一門新技術，提供了基于計算機和信息技術的電路系統(tǒng)設計的方法。本文介紹的基于FPGA的電子密碼鎖電路具有顯示接口，顯示時可以是明文也可以是密文星號。遙控式電子防盜鎖目前常見的遙控式電子防盜鎖主要有光遙控和無線電遙控兩類。隨著技術的發(fā)展，科技的日趨夜新電子密碼鎖種類比較多，發(fā)展更是快。本文采用EDA技術，利用Quartus II工作平臺和硬件描述語言，設計了一種電子密碼鎖，并通過一片FPGA芯片實現。本文主要闡述了一種基于現場可編程門陣列FPGA器件的電子密碼鎖的設計方法。畢業(yè)設計論文基于FPGA電子密碼鎖設計摘 要隨著電子技術的發(fā)展，具有防盜報警等功能的電子密碼鎖代替密碼量少、安全性差的機械式密碼鎖已是必然趨勢。在實際應用中，由于程序容易跑飛，系統(tǒng)的可靠性能較差。因此，采用FPGA開發(fā)的數字系統(tǒng)，不僅具有很高的工作可靠性，而且升級也極其方便。改技術只需通過計算機就能對所設計的電子系統(tǒng)從不同層次的性能特點上進行一些列準確測試和仿真；在完成實際系統(tǒng)的設計后，還能對系統(tǒng)上的目標器件進行邊界掃描測試。下面就是現在主流電子密碼鎖。生物特征防盜鎖人的某些與生俱來的個性特征（如手、眼睛、聲音的特征）幾乎不可重復，作為“鑰匙”就是唯一的（除非被逼迫或傷害），因此，利用生物特征做密碼的電子防盜鎖，也特別適合金融業(yè)注重“驗明正身”的行業(yè)特點。這種基于FPGA的電子密碼鎖可以應用在辦公室、倉庫、賓館等人員經常變動的場所。 本課題研究的國內外現狀及其發(fā)展隨著人們生活水平的提高和安全意識的加強，對安全的要求也就越來越高。這種鎖是通過鍵盤輸入一組密碼完成開鎖過程。電子鎖的種類繁多，例如數碼鎖，指紋鎖，磁卡鎖，IC卡鎖，生物鎖等。在我國電子鎖整體水平尚處于國際上70年代左右，電子密碼鎖的成本還很高，市場上仍以按鍵電子鎖為主，按鍵式和卡片鑰匙式電子鎖已引進國際先進水平，現國內有幾個廠生產供應市場。目前使用的電子密碼鎖大部分是基于單片機技術，以單片機為主要器件，其編碼器與解碼器的生成為軟件方式。 本課題研究的目的和意義 為了使現在的電子密碼鎖更能智能化的管理，讓人們更能方便的使用，讓其具有更高的安全性和經濟性，針對基于單片機的電子密碼鎖的不足之處，本文采用EDA技術，利用QuartusⅡ工作平臺硬件描述語言，設計一種電子密碼鎖，并通過一片FPGA芯片實現。2 關鍵技術簡介 FPGA硬件設計描述 FPGA的設計流程FPGA設計流程包括系統(tǒng)設計和設計實現，系統(tǒng)方案完成之后即進入設計實現階段的工作，他以系統(tǒng)方案為輸入，進行RTL級描述、功能仿真(RTL級仿真)、邏輯綜合、布線前門級仿真、適配(布局布線)、時序仿真(布線后門級仿真)、時序分析、器件編程、系統(tǒng)驗證一系列流程的處理才能完成FPGA芯片的設計。修改后要重新走一遍流程。但在實際情況中往往把算法級行為域描述或者RTL級行為域描述都稱為行為級描述。FPGA的設計流程和相關概念說明如下：庫：指FPGA器件廠家提供的工藝庫和EDA工具提供的標準通用庫(如IEEE庫等)。其實，在廠家提供的工藝庫中， RAM模型有行為級模型、門級模型、版圖級模型等。仿真時他作為最頂層的文件，從而可以觀察FPGA的輸出是否正確。一部分在軟件中設置，一部分以約束文件的形式存在。