【正文】
l1 = 00011001。 WHEN 0101 = dataout_xhdl1 = 10010010。 WHEN 0001 = dataout_xhdl1 = 11111001。 when others = data4=1000。 when 11101111= data4=0100。process(en_xhdl)begin case en_xhdl is when 11111110= data4=0000。 when111= en_xhdl=01111111。 when011= en_xhdl=11110111。 end process。event and clk=39。 process(clk,rst) begin if(rst=39。signal dataout_xhdl1 : std_logic_vector(7 downto 0)。 各段數(shù)據(jù)輸出 en : OUT std_logic_vector(7 DOWNTO 0))。use 。當(dāng)然只是通過這次課設(shè)我們也學(xué)會(huì)了團(tuán)隊(duì)合作的重要性,組員之間分工明確,使得任務(wù)完成的更加輕松。 專業(yè)課程設(shè)計(jì)報(bào)告課設(shè)名稱:基于EDA的FPGA實(shí)驗(yàn)開發(fā)板 的設(shè)計(jì) 目錄:設(shè)計(jì)任務(wù)及內(nèi)容系統(tǒng)硬件設(shè)計(jì)(要求對系統(tǒng)每部分電路進(jìn)行介紹)系統(tǒng)軟件設(shè)計(jì)(畫出程序流程圖)系統(tǒng)調(diào)試課程設(shè)計(jì)總結(jié)參考文獻(xiàn)附錄(系統(tǒng)硬件原理圖以及程序代碼)一:設(shè)計(jì)任務(wù)及內(nèi)容