集成電路原理與設(shè)計(jì)重點(diǎn)內(nèi)容總結(jié)-全文預(yù)覽
【正文】 止，輸出保持高電平。NMOS傳輸管在傳輸?shù)碗娖綍r(shí)可達(dá)到0，而傳輸高電平時(shí)最高只能達(dá)到VDDVTN ，也就是說(shuō)NMOS傳輸高電平有閾值損失。對(duì)于源、漏極不固定，可以雙向傳送信號(hào)的MOS晶體管叫做傳輸管（pass transistor）或傳輸門(mén)（Transmission Gate，簡(jiǎn)稱TG）。缺點(diǎn)：是有比電路達(dá)不到最大邏輯擺幅，有較大的靜態(tài)功耗，由于要求Kr1,類(lèi)NMOS電路上升時(shí)間長(zhǎng)（類(lèi)PMOS電路下降時(shí)間長(zhǎng)）。畫(huà)出用靜態(tài)CMOS兩輸入或非門(mén)的晶體管級(jí)電路圖和版圖:復(fù)雜邏輯門(mén)的口訣：(P245) NMOS下拉網(wǎng)絡(luò)：NMOS管串聯(lián)實(shí)現(xiàn)與操作，并聯(lián)實(shí)現(xiàn)或操作。=120106A/V2，KP39。CMOS電路相對(duì)NMOS電路有很多優(yōu)點(diǎn)，特別是CMOS電路低功耗的優(yōu)點(diǎn)對(duì)提高集成密度非常有利。從瞬態(tài)特性看，由于NMOS反相器是有比反相器，為了保證低電平合格，要求參數(shù)Krl，從而使負(fù)載元件提供的充電電流很小，造成電路的上升時(shí)間遠(yuǎn)大于下降時(shí)間，成為限制速度的主要因素。VDD=5V，VTN=，VTP=。直流噪聲容限： 允許的輸入電平變化范圍。n管導(dǎo)通，p管截止222。第四章 數(shù)字集成電路的基本單元電路CMOS反向器：構(gòu)成： CMOS反相器的電路構(gòu)成，是由一個(gè)增強(qiáng)型n溝MOS管作為輸入管和由一個(gè)增強(qiáng)型p溝MOS管作為負(fù)載管，且兩柵極短接作為輸入端，兩漏極短接作為輸出端，N管源極接地，P管源極接電源電壓VDD，這就構(gòu)成了兩管功能上的互補(bǔ)。(3)使襯底加反向偏壓。若Q1和Q2的電流增益乘積大于1，將使電流不斷加大，最終導(dǎo)致電源和地之間形成極大的電流，并使電源和地之間鎖定在一個(gè)很低的電壓（Von+VCES），這就是閂鎖效應(yīng)。閂鎖效應(yīng)：(P27)閂鎖效應(yīng)是CMOS集成電路存在一種寄生電路的效應(yīng)，它會(huì)導(dǎo)致VDD和VSS短路，使得晶片損毀。制作硅柵目前MOS晶體管大多采用高摻雜的多晶硅作為柵電極，簡(jiǎn)稱硅柵。場(chǎng)區(qū)氧化首先，在硅片上用熱生長(zhǎng)方法形成一薄層SiO2作為緩沖層，它的作用是減少硅和氮化硅之間的應(yīng)力。N阱和P阱CMOS結(jié)構(gòu)制作過(guò)程：(P2125)N阱：襯底硅片的選擇MOS集成電路都選擇100晶向的硅片，因?yàn)檫@種硅界面態(tài)密度低，缺陷少，遷移率高，有利于提高器件性能。常用器件的端口電極符號(hào)器件名稱端口符號(hào)縮寫(xiě)Q（雙極型晶體管）M（MOS場(chǎng)效應(yīng)管）J（結(jié)型場(chǎng)效應(yīng)管）B（砷化鎵場(chǎng)效應(yīng)管）C（集電極），B（基極），E（發(fā)射極），S（襯底）D（漏極），G（柵極），S（源極），B（襯底）D（漏極），G（柵極），S（源極）D（漏極），G（柵極），S（源極）電路分析類(lèi)型.OP 直流工作點(diǎn)分析 .TRAN 瞬態(tài)分析.DC 直流掃描分析 .FOUR 傅里葉分析.TF 傳輸函數(shù)計(jì)算 .MC 蒙特卡羅分析.SENS 靈敏度分析 .STEP 參數(shù)掃描分析.AC 交流小信號(hào)分析 .WCASE 最壞情況分析.NOISE 噪聲分析 .TEMP 溫度設(shè)置第二章 集成電路制作工藝集成電路加工過(guò)程中的薄膜：(P15)熱氧化膜、電介質(zhì)層、外延層、多晶硅、金屬薄膜。(QCE)器件尺寸將縮小K倍，襯底摻雜濃度增加lK（1lK）倍，而電源電壓則只變?yōu)樵瓉?lái)的l/K倍。（簡(jiǎn)稱CV定律），器件的所有幾何尺寸都縮小K倍，襯底摻雜濃度增加K2倍。等比例縮小定律：(種類(lèi) 優(yōu)缺點(diǎn))(P78)（簡(jiǎn)稱CE定律），電源電壓也要縮小K倍，襯底摻雜濃度增大K倍，保證器件內(nèi)部的電場(chǎng)不變。集成度提高原因：一是特征尺寸不斷縮小，大約每三年縮小倍；二是芯片面積不斷增大，；三是器件和電路結(jié)構(gòu)的不斷改進(jìn)。閾值電壓降低，增加了泄漏功耗。內(nèi)部電場(chǎng)強(qiáng)度增大，載流子漂移速度飽和，限制器件驅(qū)動(dòng)電流的增加。寫(xiě)出電路的網(wǎng)表：A BJT AMPVCC 1 0 6Q1 2 3 0 MQRC 1 2 680RB 2 3 20KRL 5 0 1KC1 4 3
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1