【摘要】南寧師范高等??茖W(xué)校畢業(yè)論文(設(shè)計(jì))題目信號(hào)發(fā)生器的設(shè)計(jì)專業(yè)通信技術(shù)班級(jí)姓名
2024-12-03 19:49
【摘要】 保密類別?????編號(hào)????? 畢業(yè)論文 函數(shù)信號(hào)發(fā)生器的設(shè)計(jì) 系別電子信息科學(xué)系 專業(yè)電子信息工程
2025-08-07 11:15
【摘要】XXXX大學(xué)畢業(yè)設(shè)計(jì)(論文)題目基于單片機(jī)的智能信號(hào)發(fā)生器設(shè)計(jì)作者學(xué)院專業(yè)學(xué)號(hào)指導(dǎo)教師二〇XX年X月X日摘要本系統(tǒng)是基于AT89S52單片機(jī)的數(shù)字式低頻信號(hào)發(fā)生器。采用AT89S52單片機(jī)作為控制
2025-01-18 13:01
【摘要】7設(shè)計(jì)(論文)題目基于單片機(jī)的信號(hào)發(fā)生器摘要信號(hào)發(fā)生器又稱信號(hào)源或振蕩器,在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。各種波形曲線均可以用三角函數(shù)方程式來表示。能夠產(chǎn)生多種波形,如三角波、鋸齒波、矩形波(含方波)、正弦波的電路被稱為函數(shù)信號(hào)發(fā)生器。函數(shù)信號(hào)發(fā)生器在電路實(shí)驗(yàn)和設(shè)備檢測中具有十分廣泛的用途。例如在通信、廣播、電視系統(tǒng)中,都
2025-06-06 14:45
【摘要】景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)(論文)I本科生畢業(yè)設(shè)計(jì)(論文)中文題目:數(shù)字式函數(shù)信號(hào)發(fā)生器設(shè)計(jì)英文題目:ADESIGNOFFUNCTIONSIGNALGENERATORBASEDONDDS
2025-07-02 04:03
【摘要】本科生畢業(yè)設(shè)計(jì)(論文)中文題目:數(shù)字式函數(shù)信號(hào)發(fā)生器設(shè)計(jì)英文題目:ADESIGNOFFUNCTIONSIGNALGENERATORBASEDONDDS
2025-08-22 18:20
2025-01-16 21:36
【摘要】基于FPGA的信號(hào)發(fā)生器設(shè)計(jì)武漢工業(yè)學(xué)院畢業(yè)設(shè)計(jì)(論文)設(shè)計(jì)(論文)題目:基于FPGA的信號(hào)發(fā)生器設(shè)計(jì)姓名 學(xué)號(hào) 院系電氣與電子工程學(xué)院 專業(yè)電子信息科學(xué)與技術(shù) 指導(dǎo)教師 31目錄摘要 iiiA
2025-06-24 19:56
【摘要】1本科畢業(yè)論文(設(shè)計(jì))題目:基于單片機(jī)的低頻信號(hào)發(fā)生器設(shè)計(jì)姓名:學(xué)號(hào):08202057109專業(yè):08電子信息科學(xué)與技術(shù)院系:電子通信工程學(xué)院指導(dǎo)老師:
2025-06-01 21:49
【摘要】1題目:基于VHDL的m序列發(fā)生器的設(shè)計(jì)摘要:VHDL/CPLD即復(fù)雜可編程邏輯器件作為一種大規(guī)模集成電路,可根據(jù)用戶的需要自行構(gòu)造邏輯功能,可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì),因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)之中。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用CPLD器件。本文介紹了基于CPLD的m序列發(fā)生器的設(shè)計(jì)方法。
2025-02-26 10:53
【摘要】學(xué)號(hào):畢業(yè)設(shè)計(jì)說明書設(shè)計(jì)題目:基于虛擬儀器的信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)學(xué)生姓名:專業(yè)班級(jí):07通信1班學(xué)院:信息工程學(xué)院指導(dǎo)教師:講師2011年06月08日 摘要 摘要傳統(tǒng)的信號(hào)發(fā)生器其功能完全靠硬件實(shí)現(xiàn),功能單一而且用戶的購置、維護(hù)費(fèi)用高。更重要的是,對于傳統(tǒng)
2024-11-29 01:13
【摘要】題目:基于VHDL的m序列發(fā)生器的設(shè)計(jì)摘要:VHDL/CPLD即復(fù)雜可編程邏輯器件作為一種大規(guī)模集成電路,可根據(jù)用戶的需要自行構(gòu)造邏輯功能,可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì),因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)之中。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用CPLD器件。本文介紹了基于CPLD的m序列發(fā)生器的設(shè)計(jì)方法。關(guān)鍵詞:CPLD;MAX+PLUSII;偽隨機(jī)碼;m序
2025-08-06 08:04
【摘要】畢業(yè)設(shè)計(jì)論文--基于VHDL的m序列偽隨機(jī)信號(hào)發(fā)生器的設(shè)計(jì)畢業(yè)設(shè)計(jì)論文題目基于VHDL的m序列偽隨機(jī)信號(hào)發(fā)生器的設(shè)計(jì)專業(yè)電子測量技術(shù)與儀器班級(jí)學(xué)號(hào)
2024-12-03 17:55
【摘要】西南科技大學(xué)本科畢業(yè)設(shè)計(jì)論文I基于FPGA與AD9851正弦信號(hào)發(fā)生器的設(shè)計(jì)摘要:工程上對信號(hào)源的要求越來越高,而傳統(tǒng)的信號(hào)源性價(jià)比不高。針對這一問題本設(shè)計(jì)采用先進(jìn)的直接數(shù)字頻率合成(DDS)技術(shù)設(shè)計(jì)了一款頻譜純凈、高穩(wěn)定度的信號(hào)
2024-11-10 16:02
【摘要】1摘要本文介紹一種用AT89C51單片機(jī)構(gòu)成的波形發(fā)生器,可產(chǎn)生方波、三角波、正弦波、鋸齒波等多種波形,波形的周期可用程序改變,并可根據(jù)需要選擇單極性輸出或雙極性輸出,具有線路簡單、結(jié)構(gòu)緊湊、性能優(yōu)越等特點(diǎn)。文章給出了源代碼,通過仿真測試,其性能指標(biāo)達(dá)到了設(shè)計(jì)要求。關(guān)鍵詞:單片機(jī);DAC;信號(hào)發(fā)生器
2025-01-19 08:49