【正文】 BASE+0x1016AWC脈沖輸出寬度 FPGA相關(guān)寄存器 注：此處BASE是BANK1的基地址（0x0200,0000） LCD接口電路S3C44B0X中集成有一個(gè)LCD控制器，它把系統(tǒng)RAM存儲(chǔ)器中的一部分內(nèi)存共享為顯示緩沖區(qū)，并將顯示緩沖區(qū)中的數(shù)據(jù)傳送到外部的LCD驅(qū)動(dòng)器中。將FIFO的深度設(shè)置為4096個(gè)字節(jié)，當(dāng)FIFO中的數(shù)據(jù)達(dá)到2048個(gè)字節(jié)時(shí)（即半滿狀態(tài)）產(chǎn)生外部中斷。 ByteBlasterMV和ByteBlasterII接口電路 FPGA經(jīng)過(guò)一系列配置和運(yùn)算，就可以進(jìn)行數(shù)據(jù)采集了。FPGA不同于CPLD，它是基于SRAM結(jié)構(gòu)設(shè)計(jì)，掉電易丟失數(shù)據(jù)，需外接配置芯片。ARM通過(guò)對(duì)外部寄存器的讀寫(xiě)操作，使外部地址總線和數(shù)據(jù)總線產(chǎn)生了相應(yīng)的寄存器地址數(shù)據(jù)和命令字，完成對(duì)FPGA的發(fā)指令操作。本設(shè)計(jì)采用了ALTERA公司CYCLONE系列的EP1C6T144I7芯片。當(dāng)輸入的是＋24V電壓時(shí)，模塊1，2兩端分別輸入的是GND_24P，VDD24；當(dāng)輸入的是24V電壓時(shí)，模塊1，2兩端分別輸入的是VDD24N，GND_24N. 為了得到V電壓，可以通過(guò)V轉(zhuǎn)換到V，采用的DCDC模塊是線形穩(wěn)壓器LM7812和LM7912。其DCDC轉(zhuǎn)換器都是采用的AMS1117系列，其電路設(shè)計(jì)同前述的核心板電路采用同樣的方式。此種設(shè)計(jì)減輕了ARM的負(fù)擔(dān)，同時(shí)也提高了采集速度和數(shù)據(jù)采集的實(shí)時(shí)性。此種設(shè)計(jì)的優(yōu)點(diǎn)主要體現(xiàn)在FPGA有著其他微處理器無(wú)法比擬的優(yōu)勢(shì)，特別是在時(shí)序和邏輯方面。圖中X+、Y+、X、。在Y方向的測(cè)量和X方向原理相同。這種屏幕可以用四線、五線、七線或八線來(lái)產(chǎn)生屏幕偏置電壓，同時(shí)讀回觸摸點(diǎn)的電壓。兩級(jí)非門(mén)電路用于按鈕去抖動(dòng)和波形整形，所以要合理選擇R1和C9的值，經(jīng)使用證明復(fù)位電路的工作是可靠的。在系統(tǒng)上電以后電源電流流經(jīng)R1給C9充電。具體使用晶振時(shí)鐘還是外部時(shí)鐘，由S3C44B0X的OM[3:2]引腳在外部硬件上確定。在AMS1117的輸入和輸出端采用100uF，47uF的鉭電容和一個(gè)104電容用以消除噪聲的影響。 系統(tǒng)電源電路 ，I/。 RAM存儲(chǔ)器接口電路由于內(nèi)部有4個(gè)Bank，所以用HY57V561620的20，21引腳來(lái)標(biāo)識(shí)對(duì)哪個(gè)Bank進(jìn)行操作。S3C44B0X集成了RAM的控制器，支持多種不同類(lèi)型的RAM。本次設(shè)計(jì)選擇的Bank0的數(shù)據(jù)寬度即為16位，因此SST39VF1601的47引腳需接高電平，表示數(shù)據(jù)寬度為16位。需要注意的是數(shù)據(jù)寬度不同時(shí)，地址總線的連接也不同，在設(shè)計(jì)時(shí)要詳細(xì)參考S3C44B0X的數(shù)據(jù)手冊(cè)。然后系統(tǒng)開(kāi)始運(yùn)行。S3C44B0X通過(guò)提供全面的、通用的片上外設(shè)，大大減少了系統(tǒng)電路中除處理器以外的元器件配置，從而最小化了系統(tǒng)的成本[3]。不同的授權(quán)廠商提供了不同的外設(shè),支持高端、中端、低端產(chǎn)品，可供選擇的余地很大，極大的滿足了各類(lèi)應(yīng)用方案的設(shè)計(jì)。ARM是Advanced RISC Machines的縮寫(xiě)，既可以認(rèn)為是一家公司的名字，也可以認(rèn)為是對(duì)一類(lèi)微處理器的通稱(chēng)，還可以認(rèn)為是一種技術(shù)的名字。第三章 基于ARM的數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)第三章 基于ARM的數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)嵌入式數(shù)據(jù)采集系統(tǒng)按其執(zhí)行功能分成兩個(gè)部分：核心板和擴(kuò)展板。電磁閥電路使用8路數(shù)字I/O口中的3路，接近開(kāi)關(guān)使能信號(hào)占用1路數(shù)字I/O口，而其他4路預(yù)留，用于功能擴(kuò)展。高壓調(diào)節(jié)控制則是通過(guò)DAC7731完成，將希望加載到模塊上的電壓值通過(guò)界面輸入，然后經(jīng)過(guò)DAC7731進(jìn)行數(shù)字量到模擬量的轉(zhuǎn)化，最后將得到的值作為高壓模塊的控制輸入信號(hào)。數(shù)字I/O口主要是為電磁閥提供一個(gè)數(shù)字開(kāi)關(guān)量來(lái)控制電磁閥的開(kāi)關(guān)，環(huán)境參數(shù)指腔體溫度和腔體壓力，而高壓控制則是通過(guò)控制器輸出控制信號(hào)來(lái)改變高壓模塊輸出的電壓值。最后輸出信號(hào)(OUT SIGNAL)直接用來(lái)控制電磁閥。 同步脈沖觸發(fā)電路圖中輸入為控制信號(hào)，該信號(hào)通過(guò)光耦6N137和三極管9013形成脈沖輸出信號(hào)。 模塊間通信簡(jiǎn)圖，高壓調(diào)節(jié)是通過(guò)芯片DAC7731將預(yù)期的高壓值轉(zhuǎn)換成相應(yīng)的控制電壓并輸出到高壓電源模塊端；離子信號(hào)的采集則是由嵌入式控制器端的FPGA模塊控制完成，采用的模數(shù)轉(zhuǎn)換芯片為ADS7805，它的采樣率最高達(dá)到100Ksps，精度為16位；環(huán)境的各參數(shù)采集則是由MAX197芯片完成，其顯著特點(diǎn)是精度高并且能同時(shí)對(duì)8路模擬信號(hào)進(jìn)行采集；直線步進(jìn)電機(jī)的驅(qū)動(dòng)信號(hào)和采集的同步觸發(fā)脈沖則都是由FPGA模塊產(chǎn)生，脈沖的周期和寬度都可調(diào)。第七章對(duì)整個(gè)項(xiàng)目進(jìn)行了總結(jié)，并指出了系統(tǒng)存在的不足和改進(jìn)措施。第五章為數(shù)據(jù)的分析處理。第三章介紹了基于ARM的數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)。為了更清晰地了解本論文的內(nèi)容，從開(kāi)發(fā)角度，介紹下整個(gè)系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)流程以及論文各章節(jié)的主要內(nèi)容。對(duì)于漢字的顯示，常用的方法是加載整個(gè)漢字庫(kù)到內(nèi)存的指定地址。通過(guò)Verilog語(yǔ)言在FPGA內(nèi)部實(shí)現(xiàn)了異步FIFO，這樣就可以把采集到的數(shù)據(jù)先保存到FPGA內(nèi)部數(shù)據(jù)緩存區(qū)FIFO中，當(dāng)達(dá)到FIFO半滿值或者一個(gè)采集周期結(jié)束時(shí)產(chǎn)生外部中斷，在中斷服務(wù)子程序中由ARM取走數(shù)據(jù)。8) 完成了系統(tǒng)在離子遷移譜儀上的設(shè)計(jì)和應(yīng)用。當(dāng)同時(shí)運(yùn)行多個(gè)任務(wù)時(shí)，能夠進(jìn)行正確調(diào)度。2) 根據(jù)實(shí)際需要設(shè)計(jì)了基于FPGA的嵌入式系統(tǒng)外圍擴(kuò)展電路板，完成了原理圖的設(shè)計(jì)和PCB版圖的繪制。本系統(tǒng)平臺(tái)采用基于ARM7技術(shù)規(guī)范三星公司的S3C44B0X為微處理器，它以很好的性價(jià)比和很強(qiáng)的功能得到了廣泛的應(yīng)用。此外，要求在系統(tǒng)上建立RTOS必然成為一種現(xiàn)實(shí)需求，而32位微處理器在設(shè)計(jì)上就考慮到了對(duì)RTOS的支持。由于8/16位MCU資源極度受限，實(shí)現(xiàn)多任務(wù)系統(tǒng)相對(duì)困難。不但要求數(shù)據(jù)采集的高速度高精度，還要求采集設(shè)備便攜、可移動(dòng)、使用方便，以滿足遠(yuǎn)程采集的需要[1]。 Wavelet transformation。關(guān)鍵詞：嵌入式系統(tǒng)；ARM；數(shù)據(jù)采集；FPGA；小波變換；AbstractAbstractDevelopment of embedded data acquisition and displaying system based on ARMZhang LeiDirected by Prof. Jiang HaiheWith the development of puter technology and afterPC times ing, the embedded technology plays very important roles in both industrial production and scientific experiment. On the other hand, Data acquisition is the key procedure in information and signal processing, and has been applied widely in both war industry and civil. Embedded system is one of the leadingedge technologies nowadays. It can be used to enhance realtime feature and flexibility of the system, so as to meet the increasing automate measurement needs. The study of embedded data acquisition system based on ARM is such a case.Considering universality and expansibility, we have designed this data acquisition system, mainly based on ARM processor and FPGA. The system consists of two main parts: main board and peripheral board. The function of main board is to control peripheral parts, and the main board is posed of ARM, extended memory and DC power. Then there are FPGA, ADC, interface of LCD and UART in the peripheral board, which is used to acquire, store, transmit and display data. In software design, Bootloader and protocol based on Xmodem have been finished. In addition, the drivers of the touch screen and LCD have been also developed. The friendly manmachine interface is obtained by using the uC/GUI. Furthermore, the uC/OSII, as a realtime preemptive multitasking operating system, has been transplanted to the hardware platform. In the end, wavelet transformation is applied to resolve overlapped data signal and a satisfying result has been achieved. Key Words: Embedded system。該系統(tǒng)主要由兩個(gè)部分組成：系統(tǒng)主控核心板和實(shí)現(xiàn)各外圍功能的擴(kuò)展板。兩者的相互結(jié)合，將是未來(lái)自動(dòng)控制領(lǐng)域的發(fā)展趨勢(shì)。對(duì)本論文所涉及的研究工作做出貢獻(xiàn)的其他個(gè)人和集體，均已在文中以明確的方式標(biāo)明。盡我所知，除文中已經(jīng)注明引用的內(nèi)容外，本學(xué)位論文的研究成果不包含他人享有著作權(quán)的內(nèi)容。另一方面，數(shù)據(jù)采集則是信號(hào)與信息處理的關(guān)鍵，在軍工和民用中得到了廣泛應(yīng)用。在兼顧通用性和可擴(kuò)展性的條件下，設(shè)計(jì)了以ARM處理器和可編程邏輯器件FPGA為核心的數(shù)據(jù)采集系統(tǒng)。最后對(duì)采集到的數(shù)據(jù)進(jìn)行了基于小波變換的數(shù)字信號(hào)處理，得到了滿意結(jié)果。 FPGA。另一方面，隨著電子、信息、網(wǎng)絡(luò)等技術(shù)的飛速發(fā)展，人們對(duì)工業(yè)測(cè)量的要求也越來(lái)越高。這種機(jī)制具有簡(jiǎn)單直觀、易于控制的優(yōu)點(diǎn)，然而由于程序只能按單一的順序執(zhí)行，缺乏靈活性，在復(fù)雜系統(tǒng)中難以勝任，所以必須引入多任務(wù)機(jī)制，改善程序結(jié)構(gòu)，以滿足復(fù)雜、實(shí)時(shí)系統(tǒng)的要求。其次，目前許多32位微控制器都可以使用SDRAM，因此可極大地降低使用大容量數(shù)據(jù)存儲(chǔ)器的成本；而8位微處理器一般只能使用成本較高的SRAM作為數(shù)據(jù)存儲(chǔ)器?；谝陨显颍兄屏嘶贏RM的嵌入式數(shù)據(jù)采集與顯示系統(tǒng)，用于對(duì)離子遷移譜進(jìn)行控制。 基于ARM的嵌入式數(shù)據(jù)采集與顯示系統(tǒng)主要包括兩個(gè)部分：系統(tǒng)主控核心板和各外圍功能擴(kuò)展板，工作的主要內(nèi)容有：1) 閱讀了ARM體系結(jié)構(gòu)的相關(guān)書(shū)籍和資料，根據(jù)S3C44B0X的設(shè)計(jì)原理，結(jié)合具體的需要設(shè)計(jì)了基于ARM的嵌入式系統(tǒng)核心電路板，完成了原理圖的設(shè)計(jì)和PCB版圖的繪制。4) 針對(duì)ARM7TDMI類(lèi)型處理器，移植了uC/OSII操作系統(tǒng)。7) 完成了基于小波變換的重疊信號(hào)的分辨與處理，使得處理后的譜圖峰可達(dá)到基線分離、峰位置和面積基本不變的滿意效果。即采用FPGA作為ARM與AD之間的接口，利用ARM來(lái)控制FPGA完成數(shù)據(jù)采集。uC/GUI是一個(gè)小型而且功能強(qiáng)大的圖形用戶界面，其設(shè)計(jì)目標(biāo)就是應(yīng)用于嵌入式系統(tǒng)。滿足高速數(shù)據(jù)采集的需要，而且能夠?qū)Σ杉降男盘?hào)作正確的分析與處理。介紹了各個(gè)器件的選型考慮、總體控制邏輯以及嵌入式數(shù)據(jù)采集和顯示的總體設(shè)計(jì)。包括Bootloader程序的分析和設(shè)計(jì)、uC/OSII操作系統(tǒng)的移植、uC/GUI移植和界面設(shè)計(jì)、控制系統(tǒng)程序的設(shè)計(jì)。介紹了系統(tǒng)控制方式和調(diào)試結(jié)果。 系統(tǒng)的電路模塊介紹系統(tǒng)的電路模塊部分主要由離子遷移譜模塊和嵌入式控制器模塊組成。觸發(fā)電路主要產(chǎn)生觸發(fā)脈沖，在觸發(fā)脈沖的高電平期間前端離子門(mén)打開(kāi)，開(kāi)始采集數(shù)據(jù)，當(dāng)變?yōu)榈碗娖綍r(shí)離子門(mén)關(guān)閉。輸入信號(hào)(IN SIGNAL)通過(guò)光耦TLP521和20K電阻，進(jìn)入繼電器驅(qū)動(dòng)芯片ULN2803。嵌入式控制系統(tǒng)電路在這里主要指為離子遷移譜儀提供控制信號(hào)的接口電路，主要包括數(shù)字I/O口、采集環(huán)境參數(shù)電路和高壓調(diào)節(jié)控制電路等。而MAX197的使能信號(hào)引腳則與地址最低位ADDR0相連，因?yàn)閿?shù)據(jù)的存儲(chǔ)是16位的，即當(dāng)ADDR0為0時(shí)先發(fā)送低8位數(shù)據(jù)，然后地址加1，指向下一個(gè)存儲(chǔ)區(qū)域，此時(shí)ADDR0為1，再發(fā)送高8位數(shù)據(jù)到此存儲(chǔ)區(qū)域即可。 嵌入式控制器總體設(shè)計(jì)本系統(tǒng)設(shè)計(jì)有兩個(gè)A/D轉(zhuǎn)換電路，一個(gè)采集主離子信號(hào)，另一個(gè)采集各個(gè)環(huán)境參量。最后介紹了嵌入式控制器的總體設(shè)計(jì)，對(duì)各功能單元只是進(jìn)行了簡(jiǎn)單的描述，具體的實(shí)現(xiàn)細(xì)節(jié)將在后面的章節(jié)詳細(xì)描述。 S3C44B0X微處理器核心板的主控制芯片采用了ARM系列的微控制器S3C44B0X。目前比較流行的ARM的IP核有ARM7TDMI，StrongARM，ARM720T，ARM9TDMI，ARM922T, ARM940T, ARM946T, ARM966T，ARM10TDMI等。此外，S3C44B0X還采用了一種新的總線結(jié)構(gòu)，即SAMBA II(三星ARM CPU嵌入式微處理器總線結(jié)構(gòu))。ROM中存儲(chǔ)有系統(tǒng)的初始化程序，負(fù)責(zé)配置處理系統(tǒng)的結(jié)構(gòu)、工作模式以及自動(dòng)檢測(cè)嵌入式控制器的各個(gè)硬件是否工作正常。其數(shù)據(jù)總線和地址總線和S3C44B0X的數(shù)據(jù)和地址總線相連，讀、寫(xiě)和S3C44B0