【正文】 4. 扇出系數(shù)大，抗噪聲容限大。 （ 268） 表 TTL電路（ 74XX00）特性參數(shù)比較（ P138） 參數(shù)名稱(chēng) 系列 74 74S 74LS 74AS 74ALS 74F VIL（ max） VOL（ max） VIH（ min） VOH（ min） IIL（ max） IOL（ max） 16mA 20 8 20 8 20 IOH（ max） IIH（ max） 40181。所不同的是 54系列比 74系列的工作溫度范圍更寬，電源允許的工作范圍更大。它的缺點(diǎn)是功耗較大，比 74S略大一些。 （ 265） 三、 74LS系列 ——低功耗肖特基系列（ CT4000） 圖 74LS系列與非門(mén) (74LS 00)的電路結(jié)構(gòu) 為了降低功耗大幅度提高了電路中個(gè)電阻的阻值； 改進(jìn)措施： 將 R5原來(lái)接地一端改接到輸出端，以減小 T3導(dǎo)通時(shí)， R5上的功耗。而 在穩(wěn)態(tài)下，由于 T6導(dǎo)通后產(chǎn)生的分流作用，減少了 T5的基極電流，也就減輕了 T5的飽和程度 ，這又有利于加快 T5從導(dǎo)通變?yōu)榻刂沟倪^(guò)程。能加快狀態(tài)轉(zhuǎn)換，縮短門(mén)電路的傳輸時(shí)間。為此采用了抗飽和三極管 —肖特基三極管。 三態(tài)門(mén)的用途 工作時(shí)， E EE3分時(shí) 接入高電平。 =（（ ） /4） ≈=35?A 以單個(gè)輸入端來(lái)計(jì)算的。cc –VOH（ min） nIOH+mIIH ＞ RL＞ 式中 IIL為負(fù)載門(mén)低電平輸入電流的絕對(duì)值， m為負(fù)載門(mén)的輸入端數(shù)， m’為負(fù)載門(mén)的個(gè)數(shù)。 IIL 設(shè) n=8， m’=6， m=12， V’CC=5V，VOLmax=， VOHmin=3V，又由前面的討論可知 IOLmax=16mA，IIL=1mA， IOH=200?A，可算得： Rlmin=（ ） /（ 166 1）=?， Rlmax=（ 53） /（ 8 +12 ） =? 故選擇 RL應(yīng)小于 ?大于 ?。 考慮最壞的情況只有一個(gè)驅(qū)動(dòng)門(mén)工作。 如何確定上拉電阻 RL? RL(min)= V39。Y 2=A OC門(mén)結(jié)構(gòu) 特點(diǎn)： RL 和 UCC 可以外接。 C D G 能否“ 線(xiàn)與 ”？ （ Open Collector) ABCDEFEFCDABFEG ????（ 250） +5V R4 R2 T3 T4 T5 R3 TTL與非門(mén)的輸出電阻很低。 A B E F amp。 BABABA ?????BABABABABABABA ???????把與非門(mén)的輸入端連接在一起，就轉(zhuǎn)換成非門(mén)。（ ICCMICCL） tPLH T 若用重復(fù)頻率表示為： IPAV=189。 當(dāng)系統(tǒng)中有許多門(mén)電路同時(shí)轉(zhuǎn)換工作狀態(tài)時(shí)，電源的瞬時(shí)尖峰電流數(shù)值很大，這個(gè)尖峰電流將通過(guò)電源線(xiàn)和地線(xiàn)以及電源的內(nèi)阻形成一個(gè)系統(tǒng)內(nèi)部噪聲源。 圖 TTL反相器電源電流的計(jì)算 （ a） vO＝ VOL 的情況 （ b） vO＝ VOH的情況 （ 244） VCCvB1 VCCvC2 R2 R1 ICCL=iB1+iC2= + ≈ Vo=VOL時(shí)從電源所取電流： Vo=VOH時(shí)從電源所取電流： VCCvB1 R1 ICCH=iB1= ≈1mA 動(dòng)態(tài)情況下，特別是當(dāng)輸出電壓由低電平跳變?yōu)楦唠娖綍r(shí)，由于 T5原來(lái)工作在深度飽和狀態(tài)，所以 T4的導(dǎo)通先于 T5的截止，使 T4 和 T5同時(shí)導(dǎo)通，使電源電流出現(xiàn)尖峰脈沖。 圖 例 當(dāng) vo1=VOH時(shí)，接入 RP后應(yīng)保證有vI2≥VIH（ min） ，所以可得 VOHIIH RP≥VIH（ min） ?????? kI VVRIHIHOHP 3(m i n )從圖 線(xiàn)上查到 vI =VIH（ min） =輸入電流 IIH= 當(dāng) vO1=VOL時(shí)，接入 RP后應(yīng)保證有vI2≤VIL（ max） ，所以可得 ?????????KKRVvVVVRVVRRVvVILBECCOLILPOLILPILBECC,1(m ax )1(m ax )(m ax )1(m ax )1綜合以上兩種情況，應(yīng)取 RP ≤? 也就是說(shuō) G1和 G2之間的串聯(lián)電阻應(yīng)小于680?，否則當(dāng) vO1=VOL時(shí)可能超過(guò) VIL（ max） （ 241） 一、 平均傳輸時(shí)間 t ui 0 t uo 0 50% 50% tpd1 tpd2 )(2121 pdpdpd ttt ??典型值： 3 ? 10 ns （ 242） 二、交流噪聲容限 ——對(duì)窄脈沖的噪聲容限 由于 TTL門(mén)電路中存在三極管的 開(kāi)關(guān)時(shí)間和分布電容 的充放電過(guò)程，因而輸入信號(hào)狀態(tài)變化時(shí)必須有足夠的變化幅度和作用時(shí)間才能使輸出狀態(tài)變化。這是因?yàn)?Vi接近 ， T1基極電位已接近 ，它足以使門(mén)電路的 T2和 T5導(dǎo)通，并將 T1基極電位鉗位。 （ 239） RP R RP V RP R RP = be ? = ? 1 1 1 3 . 4 ) 5 ( 由圖可知，因?yàn)檩斎腚娏髁鬟^(guò) RP上產(chǎn)生壓降而形成輸入電位Vi。但手冊(cè)上規(guī)定（ TTL的） ∣ IOH∣ ＜ ，故應(yīng)取 計(jì)算。這些門(mén)電路的輸入特性和輸出特性分別由圖 、圖 圖 。IOL及其極限 IOL （ m ax ）當(dāng) IOL IOL ( m ax )時(shí)，輸入不再是低電平。 然后可根據(jù) VOH（ min） 從電壓傳輸特性上定出輸入低電平的上限 VIL（ max） ，并根據(jù) VOL（ max） 定出輸入高電平的下限 VIH（ min） 。 輸入端噪聲容限： 在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動(dòng)范圍。 2. 閾值電壓 UT uiUT時(shí)，認(rèn)為 ui是低電平。 （ 224） +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C ―1‖ 全導(dǎo)通 電位被鉗 在 全反偏 ?1V 截止 2. 輸入全為高電平（ ）時(shí) （ 225） +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C 全反偏 ―1‖ 飽和 uF = A B CF ?輸入、輸出的邏輯關(guān)系式： 邏輯關(guān)系： 全 1則 0。 （ 215） uF t tr uA t VB1 +VB2 R1 R2 A F +ucc （ P109） iC t td tf ts Ics 三極管 截止 飽和 基極臨界飽和電流 IBS=Vcc/223。 TTL門(mén)電路（ P109） 數(shù)字集成電路： 在一塊半導(dǎo)體基片上制作出一個(gè)完整的邏輯電路所需要的全部元件和連線(xiàn)。 （ 28） 圖 二極管伏安特性的幾種近似方法 電壓和電阻相對(duì)二極管的導(dǎo)通電壓和正向電阻均在同一數(shù)量級(jí)時(shí)的等效。而且，電壓和電流之間是非線(xiàn)性關(guān)系。 VO K Vcc R ?V ?V （ 24） 門(mén) (電子開(kāi)關(guān) ) 滿(mǎn)足一定條件時(shí)，電路允 許信號(hào)通過(guò) ? 開(kāi)關(guān)接通 。 一般采用正邏輯 負(fù)邏輯： 高電位對(duì)應(yīng)“ 0‖；低電位對(duì)應(yīng)“ 1‖。 概述 門(mén)電路的作用： 是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與基本邏輯關(guān)系相對(duì)應(yīng)。 基本邏輯門(mén)電路 167。 概述 167。 MOS門(mén)電路 （ 22） 167。 混合邏輯： 輸入用正邏輯、輸出用負(fù)邏輯；或者輸入用負(fù)邏輯、輸出用正邏輯。 K合 VO輸出低電平，對(duì)應(yīng)“ 0” 。 D R VCC vi vo + + 二極管開(kāi)關(guān)電路 0 t v 二極管伏安特性 二極管伏安特性方程 ： i=Is（ eV/VT1） （ 27） 由二極管伏安特性方程和曲線(xiàn)可以看出，半導(dǎo)體二極管反向電阻不是無(wú)窮大，正向電阻也不是 0。 為此，必須利用近似的簡(jiǎn)化特性或電路模型，以簡(jiǎn)化分析和計(jì)算過(guò)程。 A B F （ 212） uAuBuF0V 0V 0V 3V 3V 0V 3V 3V F D1 D2 A B 12V （ 213） uAuBuF0V 0V 0V 3V 3V 0V 3V 3V 0 0 0 1 1 A B F 1 0 1 1 1 1 邏輯式： F=A+B 邏輯符號(hào)： ? A B F （ 214） 167。 TTL型電路： 輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管，稱(chēng)之為 : Transistor— Transistor Logic。 （ 221） +5V A B C R1 T1 R2 T2 R3 F R4 R5 T3 T4 T5 ―非” 復(fù)合管形式 與非門(mén) 輸出級(jí) ―與” （ 222） 1. 任一輸入為低電平（ ）時(shí) ―0‖ 不足以讓 T T5導(dǎo)通 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 360? 3k 750? 100? 三個(gè) PN結(jié) 導(dǎo)通需 （ 223） +5V F R4 R2 R1 3k R5 R3 T3 T4 T1 T5 b1 c1 A B C ―0‖ uo uo=5uR2ube3ube4? 高電平！ 邏輯關(guān)系： 任 0則 1。 典型值 UOH= UOL= 。因此，允許的高低電平信號(hào)各有一個(gè)波動(dòng)范圍。 （ 230） 圖 輸入端噪聲容限示意 圖中先確定工作門(mén)輸出高電平的最小值 VOH（ min）（ TTL為 ），最大輸出低電平 VOL（ max） （ TTL為 ）。輸入高電平電流 IiH輸入為高電平時(shí)流入輸入端的電流 幾十 μ A 。 （ 236） 例 ，試計(jì)算門(mén) G1最多可以驅(qū)動(dòng)多少個(gè)同樣的門(mén)電路負(fù)載。由圖 高電平輸出特性上查到， VOH=，對(duì)應(yīng)的 iL為 。（產(chǎn)品規(guī)定 8個(gè)） （ 238） 3. 輸入端的負(fù)載特性 圖 TTL反相器 輸入端經(jīng)電阻接地 時(shí)的等效電路 圖 TTL反相器 輸入端負(fù)載特性 在具體使用門(mén)電路時(shí)，有時(shí)需要在輸入端與地之間或者輸入端與信號(hào)的低電平之間接入電阻 RP，如圖 。 曲線(xiàn)表明，當(dāng)電阻 RP較小時(shí)，輸入電壓 Vi基本上呈線(xiàn)性增長(zhǎng)，而當(dāng) RP大到使 Vi接近 RP變化。 G1和 G2的輸入特性和輸出特性見(jiàn)圖 、圖 。 （ 243） 三、電源的動(dòng)態(tài)尖峰電流 TTL門(mén)電路在穩(wěn)定狀態(tài)下，輸出電平不同時(shí)它從電源所取的電流也不一樣。 在計(jì)算系統(tǒng)電源容量時(shí)必須注意這一點(diǎn)。 圖