mos集成電路的基本制造工藝-全文預(yù)覽
【正文】 N+ N+ P+ NSi Pwell 柵極氧化膜 多晶硅柵極 ? 生長(zhǎng)柵極氧化膜 ? 淀積多晶硅 ? 光刻多晶硅 2022/5/24 Pwell 生長(zhǎng)柵極氧化膜 Pwell 淀積多晶硅 Pwell 涂膠光刻 多晶硅光刻板 Pwell 多晶硅刻蝕 2022/5/24 掩膜 4 ： P+區(qū)光刻 P+區(qū)光刻 離子注入 B+，柵區(qū)有多晶硅做掩蔽， 稱(chēng)為硅柵自對(duì)準(zhǔn)工藝。 NPN管 C極只能接固定電位 ， 從而限制了 NPN管的使用 2022/5/24 以 N阱 CMOS工藝為基礎(chǔ)的 BiCMOS工藝 BCEN+N+P+P+P M O SP S U BN M O SN+N+PN阱N阱縱 向 N P N?NPN具有較薄的基區(qū)，提高了其性能； ?N阱使得 NPN管 C極與襯底隔開(kāi)，可根據(jù)電路需要接電位 ?集電極串聯(lián)電阻還是太大 ， 影響雙極器件的驅(qū)動(dòng)能力 在現(xiàn)有 N阱 CMOS工藝上增加一塊掩膜板 2022/5/24 BCEP+P+P M O SN+PN阱N阱縱 向 N P N S U BP+N+N+N M O SP－e p iN+N+ B L N+ B L以 N阱 CMOS工藝為基礎(chǔ)的改進(jìn) BiCMOS工藝 ?使 NPN管的集電極串聯(lián)電阻減小 5?6倍 ； ?使 CMOS器件的抗閂鎖性能大大提高 2022/5/24 三、后部封裝 （在另外廠房） （ 1）背面減薄 （ 2）切片 （ 3）粘片 （ 4）壓焊：金絲球焊 （ 5）切筋 （ 6）整形 （ 7）密封 （ 8）沾錫：保證管腳的電學(xué)接觸 （ 9）老化 （ 10）成測(cè) （ 11）打印、包裝 劃片2022/5/24 ?金絲 ?劈 ?加熱 壓 焊 2022/5/24 三、后部封裝 （在另外廠房） 2022/5/24 2022/5/24 作業(yè)： 1. 課本 P14， 2. 下圖是 NMOS晶體管的立體結(jié)構(gòu)圖，請(qǐng) 標(biāo)出各區(qū)域名稱(chēng)及摻雜類(lèi)型，并畫(huà)出這個(gè)器件的版圖（包括接觸孔和金屬線）。 去膠 Pwell P+ N+ N+ P+ NSi Pwell Pwell P+ P+ N+ N+ 2022/5/24 Pwell N+ Pwell P+ P+ 磷離子注入 去膠 P+ P+ N+ N+ 2022/5/24 掩膜 6 ：光刻接觸孔 淀積 PSG. 光刻接
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1