【正文】 分布圖如下面所示（按字節(jié)編址），現(xiàn)有芯片 ROM 4K8 和 RAM 8K 4，設計此存儲器系統(tǒng)，將RAM 和 ROM 用 CPU 連接。 ROM的末地址 首地址 =9FFFH6000H=3FFFH，所以 ROM的容量為 214=16K。便于擬定片選邏輯。其中， 0000H 07FFH 為 ROM區(qū)，選用 EPROM 芯片（ 2KB/片）； 0800H13FFH 為 RAM 區(qū)，選用 RAM 芯片 （ 2KB/片和 1KB/片）。刷新邏 輯 (專門處理 ) 刷新方式： 集中式刷新和分布式刷新 例題： 由 Intel2114(1KX4 位 )芯片組成容量為 4KX8 位的主存儲器的邏輯框圖 ,說明地址總線和數(shù)據總線的位數(shù)，該存儲器與 8 位字長的 CPU 的連接關系。（ 方法 :靜態(tài)存儲器進行字擴展時，將各芯片的地址線、數(shù)據線、讀寫控制線相應并聯(lián)，而由片選信號來區(qū)分各芯片的地址范圍。對于 DRAM，再生一般應在 小于或等于 2ms 的時間內進行一次。功耗較小 ,容量大 ,速度較快 ,作主存 。 XY ， X+Y， 并判 別結果的正確性。 海明校驗邏輯電路圖： 循環(huán)冗余校驗碼 （ CRC） ： 原理 :將收到的循環(huán)校驗碼用約定的生成多項式 G(x)去除，如果碼字無誤則余數(shù)應為 0，如有某一位出錯，則余數(shù)不為 0，不同位數(shù)出錯余數(shù)不同。即： 1 2 3 4 5 6 8 9 10 11 12 P1 P2 D0 P3 D1 D2 D3 P4 D4 D5 D6 D7 ③分組：有 4 個校驗位，將 12 位分 4 組，第 I 位由校驗位號之和等于 I 的那些校驗位所校驗。 (1)求信息碼 01101110 的海明校驗碼 ①確定海明校驗位的位數(shù)： 設 R 為校驗位的位數(shù)，則整個碼字的位數(shù)應滿足不等式 N=K+R=2R1。在使用奇數(shù)個 1 的方案進行校驗時，稱為 奇校驗 ，反之，則稱為 偶校驗 。 （碼距為 1 的不能校驗） ▲ 在檢錯碼中，奇偶校驗法能否定位發(fā)生錯誤的信息位？是否具有糾錯功能？ 奇偶校驗法不能定位發(fā)生錯誤的信息位，也不具有糾錯功能。 (0． 11101010) 定點運算部件 由 算術邏輯運算部件 ALU、若干個 寄存器 、 移位電路 、 計數(shù)器 、 門電路 等組成。 ②尾數(shù)相加 [Mx]補 +[MY]補 =000011011011+1101010100=111000101011。 已知： X＝ 2020 上述①、②條件中的 K 為 1 時 ,每次只能求得一位商。（ 2）根據余數(shù)的正負決定商值及下一步操作。（ 4） CJ 初值為 0，根據每步操作決定其狀態(tài)，不參加移位。 3 補碼一位乘法（比較算法）運算規(guī)則 ： (1)A、 B取雙符號位，符號參加運算； (2)C 取單符號位，符號參加移位，以決定最后是否修正； (3)C 末位設置附加位 Cn+1，初值為 0， CnCn+1 組成判斷位，決定運算操作； (4)作 n 步循環(huán) ,若需作第 n+1步 ,則不移位 ,僅修正?？瘴谎a 0（右移時第二符號位移至尾數(shù)最高位）。僅當兩個同號數(shù)相加或者兩個異號數(shù)相減時，才有可能發(fā)生溢出的情況 判斷溢出的方法 ： 當符號相同的兩數(shù)相加時，如果結果的符號與加數(shù) (或被加數(shù) )不相同，則為溢出 當任意符號兩數(shù)相加時，如果 C＝ Cf ，運算結果正確，其中 C 為數(shù)值最 高位的進位， Cf 為符號位的進位。 機 器數(shù)有三種表示方式 ：原碼、補碼和反碼 。其運算規(guī)則是：當兩個余 3碼相加不產生進位時，應從結果中減去 0011；產生進位時，應將進位信號送人高位，本位加 0011。 無權碼 :表示二個十進制數(shù)位的二進制碼的每一位沒有確定的權。 G IV P IV G III P III G II P II G I P I7 4 1 8 2C III C II C IC 017 1517 1517 1517 158888 7418174181 74181 74181 2 計數(shù)器 按時鐘作用方式來分，有同步計數(shù)器和異步計數(shù)器；按計數(shù)順序來分，有二進制、十進制兩大類 寄存器 是計算機的一個重要部件，用于暫存數(shù)據、指令等。 例：一個 16位的 ALU 部件，要實現(xiàn)組內并行，組間并行運算。缺點：對總線的速率要求高了，負擔重，而且控制管理也更復雜了。 計算機硬件由五大部分組成。 計算機組織 指計算機系統(tǒng)的各操作部件以及按照“ 計算機結構 ” 的特性要求各部件的連接方式 馮 .諾依曼計算機特征 ： 計算機內信息（數(shù)據和控制信息）用二進制表示。 單總線結構： 各部件通過一組總線相連，優(yōu)點：簡化操作，便于系統(tǒng)的擴展， CPU 的效率提高了。由于每位的操作數(shù)是同時給出的，各進位信號幾乎可以同時產生，和數(shù)也隨之產生，所以先行進位可以提高進位的傳遞速度，從而提高加法器的運算速度。 74182：接收了組間 的輔助函數(shù)后產生組間的并行進位信號 CIII 、 CII 、 CI，分別將其送到各小組的加法器上。 陣列 ”是指邏輯元件在硅芯片上以陣列形式排列 ROM（只讀存儲器） 主要由全譯碼的地址譯碼器和存儲單元體組成，前者是一種 “與 ”陣列，后者則是 “或 ”陣列 PLA（ 可編程序邏輯陣列 ） 的與陣列、 或陣列都是用戶可編程的 GAL（通用陣列邏輯） 在它的輸出有一個邏輯宏單元，通過對它的編程，可以獲得多種輸出形式 第三章 ▲ 在原碼、反碼和補碼中， 補碼 對 0 的表示有一種形式， 原碼、反碼 對 0 的表示有兩種形式 ▲ 一位十進制數(shù)，用 BCD 碼表示需要 4 位二進制碼，用 ASCII 碼表示需 7 位二進制碼 有權碼 ：表示一位十進制數(shù)的二進制碼的每一位有確定的權。 余 3 碼 是在 8421 碼基礎上，把每個編碼都加上 0011 而形成的。格雷碼的編碼方案有多種，表 3． 3 給出兩組常用的編碼值。顯然，兩個異號數(shù)相加或兩個同號數(shù)相減，其結果是不會溢出的。符號位參與運算，當結果的兩個符號位 fS1 ， fS2 不相同時，為溢出 浮點數(shù)（ N=M*RE）規(guī)格化 ： 當 R＝ 2，且尾數(shù)值不為 0 時，其絕對值應大于或等于 ()10 機器零： 當一個浮點數(shù)的尾數(shù)為 0(不論階碼是何值 )，或階碼的值比能在機器中表示的最小值還小時，計算機都把該浮點數(shù)看成零值 數(shù)據 0 有唯一的移碼和補碼編碼 正數(shù)補碼移位規(guī)則 ： 數(shù)符不變（單：符號位不變；雙：第一符號位 不變）。 舍入方法： 0 舍 1 入（原碼、補碼） 末位恒 1（原碼、補碼） 原碼一位乘法運算規(guī)則： （ 1）操作數(shù)、結果用原碼表示；（ 2）絕對值運算，符號單獨處理；（ 3）被乘數(shù) (B)、累加和 (A)取雙符號位；（ 4）乘數(shù)末位 (Cn)為判斷位，其狀態(tài)決定下步操作；（ 5）作 n 次循環(huán)（累加、右移）。（ 3） C 取雙符號位，參加移位； C 尾數(shù)湊足偶數(shù)位。） 運算規(guī)則： 1） A、 B取雙符號位， X、 Y 取絕對值運算， X Y 。②如果余數(shù) R0,且 R 的 高 K 個數(shù)位均為 1,則本次商為 0 后跟 K1 個 1,R左移 K 位后 ,加上除數(shù) D，得新余數(shù)。當尾數(shù)的運算結果不溢出 ,但最高數(shù)值位與符號位同值 ,表明不滿足規(guī)格化規(guī)則 ,此時應重復地使尾數(shù)左移、階減減 1,直到出現(xiàn)在最高數(shù)值位上的值與符號位的值不同為止 ,這是向左規(guī)格化的操作 ,簡稱 左規(guī) 例題：兩浮點數(shù)相加，求 X+Y。 [Mx]補 =00 00 110 110 11 下劃線上的數(shù)是右移出去而保留的附加位。 ⑤判溢出 階碼符號位為 00，故不溢出、最終結果為： 4 X+Y=2020 常用的數(shù)據校驗碼是 奇偶校驗碼、海明校驗碼和循環(huán)冗余校驗碼。通常是為一個字節(jié)補充一個二進制位，稱為校驗位，用設置校驗位的值為 0 或 1，使字節(jié)的 8 位和該校驗位含有 1 值的個數(shù)為奇數(shù)或偶數(shù)。 ★ 例題： 求信息碼 01101110 的海 明校驗碼，畫出能指示和糾正 1 位出錯位的海明校驗邏輯電路。 ②確定校驗位的位置：位號 (1— 12)為 2 的權