[電腦基礎(chǔ)知識(shí)]hwswcodesign-全文預(yù)覽
【正文】 4. HWSW cosimulation? ? 基本定義 : 用軟件控制硬件的仿真 ? 目標(biāo) : 把運(yùn)行在一個(gè)可編程的處理器硬件上的虛弱的可編程（ or 固定）硬件子系統(tǒng)和仿真軟件聯(lián)結(jié) Cosimulation Requirements ? 速度 在不同結(jié)構(gòu)下能夠快速測(cè)試輸入的不同激勵(lì) ? 交互式 快速改變結(jié)構(gòu)參數(shù) 容易分析結(jié)果和調(diào)試 (graphical interface) ? 正確性 hardly patible with speed and interactivity 5. 現(xiàn)有工具： 大學(xué)： 商業(yè)： POLIS: . Arexys: Berkeley Coware: C/C++ PTOLEMY: . LavalLogic: Java to Berkeley Verilog VULCAN: Stanford U. Cynlib: C++ to Verilog (Hardware C) Art, Algorithm to CHINOOK:U. of RT: C++ to RTL Washington (VHDL) SUPERLOG: System COSYMA: U. of level description Braunschweig (C*) Available tools ? Cadance (basic and VCC) ? INRIA CADP ? Xtensa from Tensilica ? VxWorks, Montavista RTOS ? IBM PowerPC development platform ? Xilinx’s FPGA Express ? Ptolemy, Polis environment ? Code Composer from TI 6. Introduction to POLIS 1. 高級(jí)語(yǔ)言翻譯 2. 形式驗(yàn)證 3. 系統(tǒng)協(xié)同仿真 4. 設(shè)計(jì)劃分 5. 硬件綜合 6. 軟件綜合 7. 接口連接執(zhí)行領(lǐng)域 Continued ? 描述 : FSMbased languages (Esterel, ...) ? 內(nèi)部表示法 : CFSM work Validation: highlevel cosimulation FSMbased formal verification ? 劃分 : by hand, based on cosimulation estimates ? 時(shí)序安排 : classical RT algorithms ? 綜合 : Sgraphbased code synthesis for software logic synthesis for hardware ? Main emphasis on unbiased verifiable specification Part Three 目前支持軟硬件協(xié)同設(shè)計(jì)的工具介紹 1. 什么是 SystemC？ ? SystemC是一個(gè) 開(kāi)發(fā)硬件的面向?qū)ο蟮?新型 建模方法， 建立在 C++基礎(chǔ)上，是為了方便系統(tǒng)級(jí)設(shè)計(jì)和 IP交換。 2. 了解 ? HWSW Codesign? HWSW Codesign目的是為 hardware和 software的協(xié)同描述 ,驗(yàn)證和綜合提供一種集成環(huán)境。軟硬件協(xié)同設(shè)計(jì) HW/SW Codesign By yuhong_hao Contents：
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1