計算機(jī)組成原理課程設(shè)計報告(1)-全文預(yù)覽
【正文】 2. 實驗步驟1).輸入并編譯生成BIT文件,下載到XC2S150中。end Behavioral。U373GT = CO(17)。U244AOE = CO(13)。) else bz。 Define threestate ports U244A = CO(7 downto 0)。U373Q。U377Q。) else (11111111 and U373Q)。Define 74373 U373Q = DBB when (U373GT=39。) then U377Q = DBB。event and U377CLK=39。 end loop。 sizeIt replicates a value to an array of specific length. Function sizeIt(a: std_Logic。signal FA,FB,FF:std_logic_vector(8 downto 0)。architecture Behavioral of yunsuan issignal U377Q:std_logic_vector(7 downto 0)。entity yunsuan isport( DB:inout std_logic_vector(7 downto 0)。use 。FFS10S9S8FA + CIN000FA CIN001FA or FB010FA and FB011FA + FB + CIN100FA FB CIN101FA * FB110FA xor FB111計算結(jié)束后，運算結(jié)果F送74LS244B，L15反映向高位的進(jìn)位COUT。在總線上的數(shù)據(jù)可以通過L0～L7看到。在總線上的數(shù)據(jù)可以通過L0～L7看到。CI(12 downto 8) = CO(12 downto 8)。 U244BOE = CO(14)。 when others = U244B = R7。 when 011 = U244B = R3。139。 end case。 when 100=R4=DBB(7 downto 0)。) then 寫寄存器 case RS is when 000=R0=DBB(7 downto 0)。 RS = CO(10 downto 8)。 CI(7 downto 0) = DBX when ((U244AOE or U244BOE)=39。 return rep。len:integer)return std_logic_vector is variable rep:std_logic_vector(len1 downto 0)。signal U244A,U244B:std_logic_vector(7 downto 0)。end jicunqi。 Unment the following lines to use the declarations that are provided for instantiating Xilinx primitive ponents.library UNISIM。2 寄存器的VHDL描述 library IEEE。 讀地址3號 end case。) then 讀內(nèi)存 case mux is when 00 = CI(19 downto 12) = TMP1。 elsif (WR=39。 寫入地址0號 when 01 = TMP2 := CO(7 downto 0)。039。WR = CO(10)。architecture busv1_behav of busv1 issignal mux:std_logic_vector(1 downto 0)。use 。第四步，當(dāng)S10=1 AND S11=0時，發(fā)出讀內(nèi)存信號，將由開關(guān)SS9的組合指定的內(nèi)存地址單元中的數(shù)據(jù)讀出，由發(fā)光二極管L9～L12顯示。3． 實現(xiàn)基本門電路。① 為了避免遺漏，應(yīng)按模塊逐個歸納整理，明確各模塊中器件各控制信號的處理方法。③ 確定微程序控制方式設(shè)計任務(wù)包括設(shè)計各微程序入口地址的形成方法和控存的順序控制(即下地址形成)方法。任何指令的第一個機(jī)器周期都是“取指令周期”，或稱為公操作周期。為利于調(diào)試，應(yīng)在邏輯框圖上表明各器件的控制信號及必要的輸出信號。 設(shè)計要求1．運算器采用單累加器多寄存器結(jié)構(gòu)2．指令系統(tǒng)：16條以上指令，有I/O指令，外部設(shè)備統(tǒng)一編址。15一、設(shè)計目的 1. 主要掌握微程序控制結(jié)構(gòu)計算機(jī)的設(shè)計方法，通過對機(jī)器指令和相對應(yīng)微程序的設(shè)計，加深對微程序控制器的理解，加深對微程序設(shè)計特點的了解，加深對計算機(jī)各部件的理解以及對整機(jī)結(jié)構(gòu)的理解。14 收獲、體會及建議2 編程與調(diào)試程序方法的介紹計算機(jī)組成原理課程設(shè)計指導(dǎo)教師： ＸＸＸ 學(xué)生班級： ＸＸＸ 學(xué)生姓名： 學(xué) 號： 班內(nèi)序號： 課設(shè)日期：2012/12/17～2012/12/28目 錄 設(shè)計目的1 設(shè)計要求14 結(jié)果及分析 4．熟悉VHDL語言的編程。根據(jù)設(shè)計要求，對實驗儀硬件模塊進(jìn)行邏輯剪輯組合，便可設(shè)計出該實驗計算機(jī)的整機(jī)邏輯框圖。 一條指令從內(nèi)存取出到執(zhí)行完，需要若干個機(jī)器周期(節(jié)拍)。② 設(shè)計微指令格式，微指令由
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1