dds任意波形發(fā)生器設(shè)計(jì)-全文預(yù)覽
【正文】 ? 設(shè)計(jì)中采用流水線技術(shù)實(shí)現(xiàn) 29位加法。接口包括：微處理器與擴(kuò)展器件的接口；微處理器與FPGA模塊的接口；微處理器與鍵盤、顯示模塊的接口；微處理器與輸出幅值調(diào)節(jié)電路的接口。利用 FPGA/CPLD可以需要方便地實(shí)現(xiàn)各種比較復(fù)雜的調(diào)頻、調(diào)相和調(diào)幅功能，具有良好的實(shí)用性。 實(shí)現(xiàn) DDS的技術(shù)方法 ? 方法一：采用高性能 DDS單片電路，主 要有 Qualm、 AD、 Sciteg和 Stanford 等公司單片電路（ monolithic）。即用累加器按頻率要求相對(duì)應(yīng)的相位增量進(jìn)行累加，再以累加相位值作為地址碼，取存放于 ROM 中的波形數(shù)據(jù)，經(jīng) D/A 轉(zhuǎn)換、濾波即得所需波形。 ? 函數(shù)發(fā)生器可以基于模擬技術(shù)，也可以基于數(shù)字技術(shù)。 DDS任意波形發(fā)生器 ? 任意波形發(fā)生器 (AWG)通常提供較深的存儲(chǔ)器，較大的動(dòng)態(tài)范圍以及較寬的帶寬，來滿足各式各樣的應(yīng)用，包括通信、半導(dǎo)體和系統(tǒng)測(cè)試。 作為理想的頻率源實(shí)現(xiàn)頻率精調(diào) ?DDS能有效地實(shí)現(xiàn)頻率精調(diào)，它可以在許多鎖相環(huán)（ PLL）設(shè)計(jì)中代替多重環(huán)路。 ?例如它可以模擬各種各樣的神經(jīng)脈沖之類的波形，重現(xiàn)由數(shù)字存儲(chǔ)示波器（ DSO）捕獲的波形。 抽樣頻率大于 2倍頻譜最高頻率時(shí)，信號(hào)的頻譜無混疊。 DAC部分 ? DAC將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬量形式信號(hào)； ? 低通濾波器用于衰減和濾除不需要的取樣分量以便輸出頻譜純凈的正弦波信號(hào)。 DDS工作原理 相位累加器 ? 相位累加器由 N位加法器與 N位累加寄存器級(jí)聯(lián)構(gòu)成。嵌入式單片機(jī)開發(fā)培訓(xùn) 西安電子科技大學(xué) 張劍賢 ?DDS技術(shù) ?DDS技術(shù)應(yīng)用 ?DDS方案設(shè)計(jì) ?基于 FPGA的 DDS任意波形發(fā)生器 DDS任意波形發(fā)生器設(shè)計(jì) DDS技術(shù) ? 直接數(shù)字合成技術(shù) (Direct Digital Synthesis，簡稱 DDS)是建立在采樣定理基礎(chǔ)上，首先對(duì)需要產(chǎn)生的波形進(jìn)行采樣，將采樣值數(shù)字化后存入存儲(chǔ)器作為查找表，然后通過查表讀取數(shù)據(jù)，再經(jīng) D／ A轉(zhuǎn)換器轉(zhuǎn)換為模擬量，將保存的波形重新合成出來。 ? 將要產(chǎn)生的波形數(shù)據(jù)存入波形存儲(chǔ)器中，然
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1