第7章輸入輸出系統(tǒng)-全文預(yù)覽
【正文】 A傳送一個(gè)數(shù)據(jù) 塊結(jié)束？ 釋放總線至少一個(gè)總線周期 地址增量，計(jì)數(shù)器減量 DMAC釋放總線 Y 測試 I/O的 DREQ DMA請求？ 38 按需傳送： N Y CPU響應(yīng) , DMAC獲總線控制權(quán) DMA傳送一個(gè)字節(jié) 塊結(jié)束？ 測試 I/O的 DREQ 有效？ 地址增量，計(jì)數(shù)器減量 釋放總線，請求中斷 無效，釋放總線 允許 DMA DMA請求？ DMAC請求總線 Y N Y N 39 DMA控制方式 優(yōu)點(diǎn)： ? 數(shù)據(jù)傳輸 由 DMA硬件來控制，數(shù)據(jù) 直接在內(nèi)存和外設(shè)之間交換，可以達(dá)到很高的傳輸速率（可達(dá)幾 MB/秒） 40 五、 I/O通道控制方式 ? 具有自己的指令系統(tǒng) ? 專門負(fù)責(zé)外部設(shè)備的控制 41 167。 35 DMA的三種傳送方式 ? 連續(xù)傳送（塊傳送）： DMAC在申請到總線后，將一塊數(shù)據(jù)傳送完后才釋放總線，而不管中間 DREQ是否有效。 31 DMA控制方式 DMAC 外設(shè) 接口 CPU QRD MEM DACK HOLD HLDA … BUS 控制信號(hào) 32 DMA控制方式的工作過程 ? 外設(shè)向 DMA控制器發(fā)出“ DMA傳送請求”信號(hào) DRQ； ? DMA控制器收到請求后，向 CPU發(fā)出“總線請求”信號(hào) HOLD； ? CPU在完成當(dāng)前總線周期后會(huì)立即發(fā)出 HLDA 信號(hào)，對 HOLD信號(hào)進(jìn)行響應(yīng)； ? DMA控制器收到 HLDA信號(hào)后，就開始控制總線，并向外設(shè)發(fā)出 DMA響應(yīng)信號(hào) DACK 33 DMA控制方式的工作過程 ? DMA控制器送出地址信號(hào)和相應(yīng)的控制信號(hào)，實(shí)現(xiàn)外設(shè)與內(nèi)存或內(nèi)存與內(nèi)存之間的直接數(shù)據(jù)傳送； ? 例：從外設(shè)向內(nèi)存?zhèn)魉鸵粋€(gè)字節(jié) DMAC向 I/O接口發(fā)出讀信號(hào)，同時(shí)往地址總線上發(fā)出存儲(chǔ)器的地址和存儲(chǔ)器寫信號(hào)和 AEN信號(hào)。服務(wù)結(jié)束后或在外設(shè)不需要時(shí)，CPU可執(zhí)行自己的程序 ? 優(yōu)點(diǎn)： CPU效率高，實(shí)時(shí)性好，速度快。 18 I/O地址的譯碼 ? 某外設(shè)接口有 4個(gè)端口，地址為 2F0H—— 2F3H，試將其與系統(tǒng)連接。1 第 7章 輸入輸出系統(tǒng) 2 主要內(nèi)容 ? 輸入輸出系統(tǒng)的特點(diǎn)和功能 ? I/O端口及其編址方式 ? 基本輸入輸出方法 ? 中斷控制技術(shù) 3 167。 7 I/O接口要解決的問題 ? 速度匹配 (Buffer) ? 信號(hào)的驅(qū)動(dòng)能力 (電平轉(zhuǎn)換器、驅(qū)動(dòng)器 ) ? 信號(hào)形式和電平的匹配 (A/D、 D/A) ? 信息格式 (字節(jié)流、塊、數(shù)據(jù)包、幀 ) ? 時(shí)序匹配 (定時(shí)關(guān)系 ) ? 總線隔離 (三態(tài)門 ) 8 接口的功能 ? 數(shù)據(jù)的緩沖與暫存 ? 信號(hào)電平與類型的轉(zhuǎn)換 ? 增加信號(hào)的驅(qū)動(dòng)能力 ? 對外設(shè)進(jìn)行監(jiān)測、控制與管理，中斷處理 9 二、 I/O端口 數(shù)據(jù)端口 狀態(tài)端口 控制端口 端 口 I/O端口：接口中的寄存器 10 I/O端口 CPU 數(shù)據(jù) 狀態(tài) 控制 外設(shè) 11 I/O端口的編址方式 統(tǒng)一編址 獨(dú)立編址
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1