【正文】 U、鎖相環(huán)、數(shù)據(jù) RAM、程序 ROM、接口模塊、通信模塊、顯示控制模塊、數(shù)據(jù)采樣和信號(hào)發(fā)生模塊等等，都放在同一片 FPGA 內(nèi)，從而構(gòu)成 SOC 系統(tǒng)，這將使系統(tǒng)的設(shè)計(jì)效率和系統(tǒng)性能獲得極大的提高，這也是現(xiàn)代電子設(shè)計(jì)技術(shù)的發(fā)展方向。 FPGA 編程器、字符型液晶驅(qū)動(dòng)口（可直接接多種類(lèi)型字符型液晶）、點(diǎn)陣型液晶驅(qū)動(dòng)口（可直接接數(shù)字彩色或黑白點(diǎn)陣型液晶）。其包含 4608個(gè)邏輯宏單元、 兩個(gè)鎖相環(huán)，約 20 萬(wàn)門(mén)、約 12 萬(wàn) RAM bit。 主要任務(wù) 在了解數(shù)字頻率計(jì)的基礎(chǔ)上分析等精度頻率計(jì)相對(duì)于傳統(tǒng)頻率計(jì)的優(yōu)越性，研究等精度頻率計(jì) 的工作原理和實(shí)現(xiàn)方法，在 FPGA 開(kāi)發(fā)板提供的硬件環(huán)境上設(shè)計(jì)程序運(yùn)行的流程框圖。為了達(dá)到處理速度和控制靈活性方面的需求，采用微控制器和可編程邏輯器件設(shè)計(jì)單片機(jī)嵌入式系統(tǒng)。隨著 FPGA的規(guī)模越來(lái)越大，設(shè)計(jì)越來(lái)越復(fù)雜，使用 IP 核是一個(gè)發(fā)展趨勢(shì)。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。隨著 FPGA 的規(guī)模越來(lái)越大，使用 IP 核是一個(gè)發(fā)展趨勢(shì)。 IP 核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能模塊，設(shè)計(jì)成可修改參數(shù)的模塊，讓用戶可以直接調(diào)用這些模塊。 關(guān) 鍵詞： FPGA， 8051IP 核 ,等精度頻率計(jì)設(shè)計(jì) Abstract Field Programmable Gate Array(FPGA)is one of the most weled programmable logic devices． IP core is a module which has changeable parameters． With the IP core we can implement some plex functional module in digital circuits． With the increasing scale in the FPGA， Using IP core is being more and more popular． Traditional frequency measurement principle of the frequency accuracy will decline with the decline of the signal Has a greater limitations in use. Equal precision frequency meter not only has high measurement accuracy, and the whole frequency region can maintain a constant test accuracyCombining the advantages of FPGA and 805 l MCU， the paper mainly realize the application of 8051 IP core based on FPGA that design a same accuracy frequency. Key words: FPGA， 8051 IP core， same accuracy frequency 目錄 大學(xué)本科生畢業(yè)設(shè)計(jì)（論文） 2 第一章 緒論 .............................................................. 3 課題研究背景及意義 ................................................ 3 主要任務(wù) .......................................................... 3 第二章 杭州康芯公司 KX2C5F+開(kāi)發(fā)板介紹 ..................................... 5 KX2C5F+系統(tǒng)簡(jiǎn)介 ................................................... 5 主要應(yīng)用 .......................................................... 5 第三章 系統(tǒng)設(shè)計(jì) .......................................................... 7 8051 單片機(jī)介紹 ................................................... 7 8051 單片機(jī) IP軟核介紹 ............................................ 7 8051 單片機(jī) IP軟核實(shí)用系統(tǒng)構(gòu)建 .................................... 9 等精度頻率計(jì)設(shè)計(jì) ................................................. 10 等精度測(cè)頻原理 .............................................. 10 等精度測(cè)頻實(shí)現(xiàn) .............................................. 11 測(cè)量占空比的原理 ............................................ 13 測(cè)量占空比的實(shí)現(xiàn) ............................................ 13 單片機(jī)的功能 ..................................................... 14 數(shù)據(jù)傳輸 .................................................... 14 液晶顯示 ................................................... 15 單片機(jī)與 FPGA 的組合應(yīng)用 .......................................... 16 第四章 程序調(diào)試 ......................................................... 17 等精度頻率計(jì)程序 ................................................. 17 單片機(jī)程序和 VHDL 程序編譯在一起下載到 FPGA 中 ..................... 17 第五章 結(jié)果討論 ......................................................... 19 總結(jié) .................................................................... 20 致謝 .................................................................... 21 參考文獻(xiàn) ................................................................ 22 附錄 .................................................................... 23 附錄 1：等精度頻率計(jì)相關(guān)程序 ............................................. 23 附錄 2 單片機(jī)相關(guān)程序 .................................................... 25 大學(xué)本科生畢業(yè)設(shè)計(jì)（論文） 3 第一章 緒論 課題研究背景及意義 隨著可編程邏輯設(shè)計(jì)技術(shù)的發(fā)展，每個(gè)邏輯器件中門(mén)電路的數(shù)量越來(lái)越多，一個(gè)邏輯器件就可以完成本來(lái)由很多分立邏輯器件和存儲(chǔ)芯片完成的功能。著名的美國(guó) Dataquest 咨詢公司將半導(dǎo)體產(chǎn)業(yè)的 IP定義為用于 ASIC或 FPGA/CPLD中的預(yù)先設(shè)計(jì)好的電路模塊。但受其內(nèi)部資源的限制，單片機(jī)需要在片外擴(kuò)展相關(guān)資源。本課題主要是應(yīng)用已做好的 8051 IP 核設(shè)計(jì)等精度頻率計(jì)。 大學(xué)本科生畢業(yè)設(shè)計(jì)（論文） 4 圖 11 實(shí)驗(yàn)系統(tǒng)總框架圖 大學(xué)本科生畢業(yè)設(shè)計(jì)（論文） 5 第二章 杭州康芯公司 KX2C5F+開(kāi)發(fā)板介紹 KX2C5F+系統(tǒng)簡(jiǎn)介 KX2C5F+系統(tǒng)是康芯公司電子設(shè)計(jì)競(jìng)賽作品板，其系統(tǒng)硬件結(jié)構(gòu)組成如下： KX2C5F+系統(tǒng)選用 Altera 公司 CycloneII 系列 EP2C5T144 FPGA。 JTAG、 VGA、 RS232 接口、 PS2 口、 USB 電源口。 電子設(shè)計(jì)競(jìng)賽中，需要實(shí)現(xiàn)高速算法或高速控制的項(xiàng)目越來(lái)越多，如此高速的單片機(jī)核，幾乎可以用 來(lái)完成某些 DSP 功能，如語(yǔ)音處理，壓縮和頻譜分析等。通過(guò)鎖 相環(huán)將單片機(jī)時(shí)鐘設(shè)置為 40M