基于fpga的開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng)的設(shè)計(jì)畢業(yè)設(shè)計(jì)-全文預(yù)覽
【正文】 單位 r； t? 是該路信號(hào)上升沿和下降沿之間經(jīng)過(guò)的時(shí)間差，單位 min； clkf 是計(jì)數(shù)器的時(shí)鐘頻率；由于測(cè)速范圍為 256~2047r/min， 當(dāng)n=2048r/min時(shí)，計(jì)數(shù)值 N=256，則 clkf 為 ，即當(dāng)計(jì)數(shù)器的時(shí)鐘頻率選在 ，系統(tǒng)能正常運(yùn)行。其中的 ??ek、 ? ?ek 1? 及 ? ?e k 2? 的 移位操作是通過(guò)乘法器的流水線時(shí)鐘選擇實(shí)現(xiàn)的。 增量式 PID 控制算法可以通過(guò)式（ 59）推導(dǎo)出。 PWM波產(chǎn)生電路如圖： 圖 12 PWM波產(chǎn)生電路 、 PID 控制原理 常規(guī)模擬 PID控制系統(tǒng)原理框圖如圖 13所示 比 例 環(huán) 節(jié)積 分 環(huán) 節(jié)微 分 環(huán) 節(jié)被 控 對(duì) 象給 定 e ( t )r ( t )++++u ( t )f ( t ) 圖 13 PID控制原理圖 PID控制器是一種線性器，它根據(jù)給定值 r(t)與實(shí)際輸出構(gòu)成控制偏差： ( ) ( ) ( )e t r t c t?? (51) 將此偏差的比例（ P）、積分（ I）和微分（ D）通過(guò)線性組合構(gòu)成控制量，對(duì)被控對(duì)象進(jìn)行控制。其中，三角波作為載波，比較值寄存器的值作為調(diào)制，可以根據(jù)需要改變 PWM脈沖的寬度。根據(jù) PWM 模塊電路工作原理，時(shí)鐘的輸入做為三角波發(fā)生器的時(shí)鐘，計(jì)數(shù)器計(jì)數(shù)得到三角波，再通過(guò)比較器比較得到 PWM 波， c1 主要是保證計(jì)數(shù)器正常計(jì)數(shù)的需要。本系統(tǒng)的定制原理圖如圖 9所示： 圖 9 開(kāi)關(guān)磁阻電機(jī) NIOS系統(tǒng) 2． 鎖相環(huán)倍頻、分頻電路 鎖相環(huán)電路系統(tǒng)構(gòu)成主要是由 Altera 公司的 FPGA 內(nèi)部所包含的免費(fèi)的 IP 核，通過(guò)ALT_PLL 鎖相環(huán) IP 核可以很容易地實(shí)現(xiàn)分頻和倍頻的功能，只需要通過(guò)設(shè)置 Pll內(nèi)的相關(guān)參數(shù)即可。 圖 7 PWM光電隔離電路 （二）系統(tǒng)軟件設(shè)計(jì) 、 NIOS 處理器結(jié)構(gòu) 基于 SOPC的嵌入式系統(tǒng)結(jié)構(gòu)如圖 8 所示，主要包括嵌入式微處理器 (CPU核 )、定時(shí)器(Timer)、嵌入式鎖相環(huán) (PLL)、嵌入式數(shù)字信號(hào)處理器 (DSP)及其他 IP模塊等部分。 也是實(shí)現(xiàn)弱電對(duì)強(qiáng)電的控制的重要部件，所以采用光電隔離輸出 PWM波可以避免外界信號(hào)干擾 FPGA ，避免了電磁對(duì) FPGA 程序的干擾，導(dǎo)致的程序跑飛現(xiàn)象，提高了系統(tǒng)的可靠性。如圖 6所示： 圖 6 IGBT驅(qū)動(dòng)電路 、 光電隔離原理圖 光耦合器一般由三部分組成：光的發(fā)射、光的接收及信號(hào)放大。此模塊在本設(shè)計(jì)中有著至關(guān)重要的作用，通過(guò) PWM脈沖功率橋的驅(qū)動(dòng)模塊來(lái)控制 IGBT的導(dǎo)通與關(guān)斷從而能達(dá)到讓電機(jī)運(yùn)轉(zhuǎn)目的。標(biāo)準(zhǔn)的 JTAG 接口是 4線： TMS、 TCK、 TDI、 TDO,分別是模式選擇、時(shí)鐘、數(shù)據(jù)輸入、數(shù)據(jù)輸出線。如圖 2所示， FPGA開(kāi)發(fā)板頂層的接口電路的分配關(guān)系?；?FPGA 的開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng)的設(shè)計(jì) 開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng)主要有開(kāi)關(guān)磁阻電機(jī)、功率變換器、液晶顯示、按鍵操作、位置檢測(cè)和 FPGA控制器等六大部分組成 , 如圖 1所示。 電 源功 率 變 換 器S R M負(fù) 載控 制 信 號(hào)F P G A位 置檢 測(cè)液 晶 顯 示液 晶 鍵 盤 圖 1開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng) （一） 硬件設(shè)計(jì)原理圖 、 FPGA 開(kāi)發(fā)板原理圖 FPGA開(kāi)發(fā)板頂層原理圖主要由 JTAG接口、主板數(shù)碼管、發(fā)光二極管、鍵盤電路 VGA電路、 RS2
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1