【正文】 6 搶答器結(jié)構(gòu)簡圖如圖 1 所示 ： FPGA 最小系統(tǒng)電路： FPGA 正常工作時的基本電路，由時鐘和復(fù)位電路組成。 報警及相關(guān)信息顯示：蜂鳴器電路和 LED 燈顯示相關(guān)狀態(tài)信息指示電路。主體電路完成基本強大功能 ，即開始搶答當選手按搶答按鈕時，能顯示選手的編號，同時能封鎖輸入電路。 經(jīng)過綜合分析，我決定使用第三種方案作為我的設(shè)計方案。 工作過程：開關(guān) S置于 清除 端時， RS 觸發(fā)器的 R、S端均為 0， 4 個觸發(fā)器輸出置 0，使 74LS148 的優(yōu)先編碼工作標志端＝ 0，使之處于工作狀態(tài)。如有再次搶答需由主持人將 S 開關(guān)重新置 “ 清除 ” 然后再進行下一輪搶答。兩塊 74LS192 實現(xiàn)減法計數(shù)，通過譯碼電路 74LS48 顯示到數(shù)碼管上，其時鐘信號由時鐘產(chǎn)生電路提供。其輸出信號經(jīng)三極管驅(qū)動揚聲器。若有一隊搶答，則 CTR 輸出高電平，經(jīng)過非門變?yōu)榈碗娖?，封鎖兩個與非門，使脈沖信號不能輸入，計時停止；搶答器輸入使能端被封鎖，無法再搶答。定時電路采用 74ls192，接成減數(shù)計 數(shù)。其他功能滿足要求。電路中加入了一個非門，是為了讓搶答后，計數(shù)立即停止，不會因為脈沖多計一個數(shù)。 定時電路 開關(guān)閉合時置數(shù) 30，開關(guān)打開時開始倒數(shù)計時，到 00 后停止。 但此電路只是在仿真上成功，在實際制作時可能還會遇到其他問題，需要進一步解決。無論是對設(shè)計方法的掌握，還是對仿真軟件的學(xué)習，都有了一定得提高，同時，此次課程設(shè)計也讓我發(fā)現(xiàn)了自身存在的一些知識漏洞和動手能力的缺乏。測試》第三版 .華中科技大學(xué)出版社 ， 2020 寇戈 等 .《 模擬電路與數(shù)字電路》 .電子工業(yè)出版社， 2020 閻石 .《數(shù)字電子計數(shù)基礎(chǔ)》 .高等教育出版社， 1998 孫梅生 .《電子技術(shù)基礎(chǔ)課程設(shè)計》 .高等教育出版社 ， 2020 武漢理工大學(xué)《數(shù)字電子技術(shù)》課程設(shè)計說明書 22 附錄 元件清單 蜂鳴器 14HZ開關(guān) 91三極管 12N2222100 μ F10nF 1100pf 2111電容 112K Ω15K Ω68K Ω10 μ F1K Ω 810K Ω 274ls55 2電阻 560 Ω 2374ls48 274ls192 274ls0874ls1021174ls148 174ls0074ls279 1元件名稱 參數(shù) 個數(shù)74ls48 1。 武漢理工大學(xué)《數(shù)字電子技術(shù)》課程設(shè)計說明書 21 6 參考文獻 謝自美 .《電子線路設(shè)計設(shè)計中，我時常會遇到一些問題，經(jīng)過查閱資料 ,請教一些學(xué)長，都一一解決，在此過程中我學(xué)會了許多新知識，對數(shù)電課程的學(xué)習也更有興趣。 報警電路 當 計時停止時，能產(chǎn)生頻率為 4KHZ 的報警聲，并能被主持人的開關(guān)控制。 武漢理工大學(xué)《數(shù)字電子技術(shù)》課程設(shè)計說明書 16 3 性能測試數(shù)據(jù) 搶答電路 主持人開關(guān)接地時滅燈，開關(guān)打開時可以搶答。當有一隊搶答后，其他隊伍搶答無效，滿足設(shè)計要求。脈沖發(fā)生電路也用 555 芯片接成多諧振蕩器，頻率為 1HZ。 整體電路分為搶答電路，定時電路，報警電路，脈沖發(fā)生電路。 圖 5 報警電路圖 時序控制電路設(shè)計 時序控制電路如圖 6 所示。按鍵彈起后，計數(shù)器開始減法計數(shù)工作，并將時間顯示在共陰極七段數(shù)碼顯示管 DPY_7SEG 上，當有人搶答時，停止計數(shù)并顯示此時的倒計時時間；如果沒有人搶答，且 倒計時時間到時， 輸出低電平到時序控制電路，控制報警電路報警，同時以后選手搶答無效。 該部分主要由 555 定時器秒脈沖產(chǎn)生電路、十進制同步加減計數(shù)器 74LS192減法計數(shù)電路、 74LS48 譯碼電路和 2 個 7 段數(shù)碼管即相關(guān)電路組成。此外， CTR＝ 1，使 74LS148 優(yōu)先編碼工作標志端＝１，處于禁止狀態(tài)，封鎖其他按鍵的輸入。 電路選用優(yōu)先編碼器 74LS148 和鎖存器 74LS297 來完成。 優(yōu)缺點 該電路設(shè)計較為復(fù)雜，但原理簡單，思路明確，而且價格便宜。 但成本較高 ，編程復(fù)雜。同時包括 Start, Add, Sub 三個由主持人控制的單獨按鈕。 8 路搶答輸入信號由 8 個按鍵控制 ， 程序一直判斷是否有按鍵按下 ， 若沒有按鍵按下則循環(huán)判斷 ； 直到有按鍵按下后 ， 立 即把通過按鍵輸入的信號儲存起來然后對 8 路輸入信號進行逐位掃描判斷 ， 最后根據(jù)掃描結(jié)果轉(zhuǎn)入查表程序取數(shù)并通過數(shù)碼管顯示輸出結(jié)果 ， 同時發(fā)光二極管亮起 ,表示搶答成功 。這時輸出數(shù)據(jù)可以得到鎖存 ， 不需外接專用鎖存器 。該搶答器不僅具有智能化的特點，同時采用 數(shù)字式顯示顯得很直觀，使得運用范圍較廣且很方便。其中數(shù)字搶答電路包括了編碼電路和鎖存電路，實現(xiàn)了對信號編碼和鎖存的功能，防止二次搶答的問題；譯碼顯示電路能將搶答到的選手編號直觀地顯示出來；在定時電路中，主持人可通過時間預(yù)設(shè)開關(guān)預(yù)設(shè)供搶答的時間，且系統(tǒng)將完成自動倒計時；報警電路則起到聲報警功能，當在規(guī)定的時間內(nèi)無人搶答時，系統(tǒng)中的蜂鳴器將發(fā)出警報聲，提示主持人本輪搶答無效，實現(xiàn)報警功能；秒脈沖產(chǎn)生電路用于為定時電路提供一個頻率為 1Hz 的標準時鐘信號。在 AT89S52 不帶片外存儲器時 ， P1 口可作為通用 I /O 口使用 ， ～ 用于傳送 CPU的輸入 /輸出數(shù)據(jù)。 軟件 部分 設(shè)計 原理 根據(jù)本文的電路求出要顯示不同路數(shù)的數(shù)字所需的編碼 ， 將它們存在一個表中待用時取出 。 鍵盤輸入電路：用 33 矩陣鍵盤組成 3 個組 共 9 個人的搶答按鈕。 優(yōu)缺點 使用 FPGA 設(shè)計搶答器使電路高度集成， 運行速度快。拓展電路完成定時搶答功能。 單元電路設(shè)計 搶答電路設(shè)計 如圖 3所示為搶答電路圖。當開關(guān) S置于 開始 時，搶答器處于等待工作狀態(tài)，當有選手將搶答按鍵武漢理工大學(xué)《數(shù)字電子技術(shù)》課程設(shè)計說明書 8 按下時（如按下 S5）， 74LS148 的輸出經(jīng) RS 鎖存后， CTR=1,RBO =1,七段顯示電路74LS48 處于工作狀態(tài)， 4Q3Q2Q=101,經(jīng)譯碼顯示為 “5” 。 圖 3 搶答電路圖 定時電