多路彩燈控制器的設計-全文預覽
【正文】 的理論知識，而且能提高我們的電子電路的設計水平，還能加強我們綜合分析問題和解決問題的能力，進一步培養(yǎng)我們的實 驗技能和動手能力，啟發(fā)我們的創(chuàng)新意識幾創(chuàng)新思維。在設計時和同學相互交流各自的想法也是很重要的，不同的人對問題的看法總有差異，我們可以從交流中獲得不同的思路，其他人的設計一定有比你出色的地方，很好的借鑒，并在大家的商討中選擇最優(yōu)方案最終一定會得到最好的設計方法。應充分利用 VHDL“自頂向下”的設計優(yōu)點以及層次化的設計概念，層次概念對于設計復雜的數(shù)字系統(tǒng)是非常有用的，它使得我們可以從簡單的單元入手，逐漸構(gòu)成龐大而復雜的系統(tǒng)。 9 2. 整體模塊 RTL電路圖截圖： ： 10 4 總 結(jié) 此次 EDA 課程設計時間比較緊張。 SIGNAL S1:STD_LOGIC。 COMPONENT machine IS PORT(CLK:IN STD_LOGIC。 CLK:STD_LOGIC。 C:IN STD_LOGIC。 設計原理 ： LIBRARY IEEE。在電路 中以 1 代表燈亮 ,以 0 代表燈滅 ,由 0,1 按不同的規(guī)律組合代表不同的燈光圖案 ,同時使其選擇不同的頻率 ,從而實現(xiàn)多種圖案多種頻率的花樣功能顯示。 machine 的設計中，利用狀態(tài)機非常簡潔地實現(xiàn)了六種花型的循環(huán)變換，同時利用六個十六位常數(shù)的設計，可非常方便地設置和修改六種花型。 END PROCESS。 WHEN S6==F6。 WHEN S4==F4。 WHEN S2==F2。 ELSIF RISING_EDGE(CLK) THEN CASE CURRENT_STATE IS WHEN S0= =0000000000000000。 CONSTANT F6:STD_LOGIC_VECTOR(15 DOWNTO 0):=1111110000001111。 CONSTANT F2:STD_LOGIC_VECTOR(15 DOWNTO 0):=1100110011001100。 ARCHITECTURE BEHAV OF machine IS TYPE STATE IS(S0,S1,S2,S3,S4,S5,S6)。 ENTITY machine IS PORT(CLK:IN STD_LOGIC。 CLKOUT=CLLK。 3 END IF。 ELSE IF COUNT=111THEN COUNT:=000。CLLK=NOT CLLK。COUNT:=000。 BEGIN IF RESET=39。 CLKOUT:OUT STD_LOGIC)。 USE 。 RESET 是置位信號，高電平有效。 CLKOUT 是輸出信號。 CHOOSE=0 時，輸出 1/8 分頻脈沖信號。 2 模塊設計及其功能描述 模塊功能描述 時序控制模塊的功能是產(chǎn)生輸入脈沖的 1/4 分頻脈沖信號和 1/8 分頻脈沖信號，以此控制十六路彩燈的快慢節(jié)奏變化。先寫時序控制模塊 ，再寫顯示控制模塊。根據(jù)多路彩燈控制器的設計原理，將整個控制器分為 兩
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1