半導(dǎo)體三極管β值測(cè)量?jī)x課程設(shè)計(jì)-其他專業(yè)-全文預(yù)覽
【正文】 13 其中： D0～ D7 為數(shù)據(jù)輸入端， EIN 為控制端， Q0～ Q2 為輸出端， VDD 接電源，采用 +5V 電源供電， VSS 接地端， Gs、 Eo 為功能 擴(kuò)展端（無需連接）。由 R BI 、被測(cè)三極管β 值即可計(jì)算出對(duì)應(yīng)的基準(zhǔn)比較電壓： 當(dāng) β =80時(shí)， Uo1=VR4=Io*? *R4=*80*500= 當(dāng) β =120 時(shí)， Uo1=VR4=Io*? *R4=*120*500= 當(dāng) β =160 時(shí)， Uo1=VR4=Io*? *R4=*160*500= 當(dāng) β =200 時(shí)， Uo1=VR4=Io*? *R4=*200*500= 基準(zhǔn)電壓可以采用一個(gè)串聯(lián)的電阻網(wǎng)絡(luò)對(duì)一個(gè)固定的電壓進(jìn)行分壓得到，可通過計(jì)算得出電壓比較電路串聯(lián)網(wǎng)絡(luò)中各個(gè)分壓電阻的阻值，采用 5V 電源供電，設(shè)分壓總電阻取 R=80kΩ，則各分壓基準(zhǔn)值處電阻為： β =80 時(shí)， R＝ ? β =120 時(shí)， R＝ ? β =160 時(shí)， R＝ ? β =200 時(shí)， R＝ ? 電壓比較電路的分壓電阻電阻為： R9= ? R10= ? R11= ? R12= ? R13=? 實(shí)際電路中可近似取 R9=20k ? R10=10k ? R11=10k ? R12=10k ? R13=30? 12 R 1 33 0 k Ω R 1 21 0 k Ω R 1 11 0 k Ω R 1 01 0 k Ω R92 0 k Ω U 1 AL M 3 2 4 A D321141U 1 BL M 3 2 4 A D561147U 1 CL M 3 2 4 A D1091148U 1 DL M 3 2 4 A D121311414V C C5V 分壓比較電路圖 比較電路由集成運(yùn)放 LM324 組成，采用單電源供電。 此外電路中差分放大電路還起隔離和放大的作用，故運(yùn)放的同相和反相輸入端的輸入電阻應(yīng)盡量取的大一些，計(jì)算可得：取樣電壓最低為 ，最高為，均為可準(zhǔn)確測(cè)量值，無需放大，故在此可取 R5=R6=R7=R8=30kΩ。 R4 為集電極取樣電阻，則取樣電壓可根據(jù)公式： 4 4 4R C BU I R I R??? 又因?yàn)?? 值的范圍為 80 到 200，同時(shí)為使 VCE 的選擇應(yīng)不小于 1V，三極管工作在合適的狀態(tài)， VCE 的選擇應(yīng)不小于 1V。部分電路圖如下： U712 9 11816 7 2143R9(1)R9(2)R0(1)R0(2)QA QB QC QDBA7 4 L S 9 0 DU812 9 11816 7 2143R9(1)R9(2)R0(1)R0(2)QA QB QC QDBA7 4 L S 9 0 D 計(jì)數(shù)器電路圖 4） 鎖存電路 用 3 個(gè) 74LS194 構(gòu)成三位鎖存器分別對(duì)計(jì)數(shù)器個(gè)位、十位和百位上的數(shù)進(jìn)行鎖存，在定時(shí)控制控制信號(hào)的作用下定時(shí)結(jié)束時(shí)將鎖存的數(shù)值送至譯碼器，一驅(qū)動(dòng)數(shù)碼管顯示。 C10 . 0 1 u F R 2 05 0 k 166。如下圖： 6 6）顯示電路 該電路功能是用共陰七段數(shù)碼管顯示被測(cè)量的 NPN 型三極管 ? 值的檔次，注意接保護(hù)電阻，防止因電流過大而燒 壞數(shù)碼管。如下圖： 4） 編碼電路 該電路將電壓比較電路的比較結(jié)果（高低電平）進(jìn)行二進(jìn)制編碼，使之轉(zhuǎn)化成二進(jìn)制數(shù)。 如下圖： 2） 采樣電路 此模塊由差分放大電路組成，把與三極管 ? 值成比例的集電極電壓取出來，再把電壓采樣放大，為下一級(jí)電壓比較電路提供采樣電壓，同時(shí)起隔離作用，防止對(duì)前面的電路造成影響。采用比例電流源作為微電流源電路部分。 三、 電路設(shè)計(jì) 設(shè)計(jì)思路 基 本部分 首先，基本部分分為電流源電路、采樣電路、分壓電路、比較器、編碼電路、譯碼及顯示電路六個(gè)模塊組成。顯示范圍為 0199。設(shè)計(jì)完成后首先在計(jì)算機(jī)上用 multisim 仿真優(yōu)化設(shè)計(jì)方案，仿真正確后在面包板身上安裝、調(diào)試。 青島大學(xué) 2021 課程設(shè)計(jì) 論文 題 目： 半導(dǎo)體三極管 β 值測(cè)量?jī)x 年級(jí)專業(yè) ： ________________ 學(xué)號(hào)： ____________ 姓名： ____________ 1 摘要 本設(shè)計(jì)以集成運(yùn)放 LM324 為核心器件并加以 555 定時(shí)器、編碼、譯碼等器件搭接而成。縱觀整體，本設(shè)計(jì)集所學(xué)電子技術(shù)大部分知識(shí)，其中前半部分的微電流源、采樣電路、電壓比較電路以及壓控振蕩電路均屬于模擬部分，而后半部分的編碼、譯碼、定時(shí)及顯示部分則屬于數(shù)電部分。 （ 3）用數(shù)碼管顯示 β 值的檔次； 2．發(fā)揮部分 （ 1）用三個(gè)數(shù)碼管顯示 β 的大小，分別顯示個(gè)位、十位和百位 。 （ 4）其它。 方案二：比例電流源。 方案一當(dāng) Ic 較小時(shí)，需要較大的 R,集成電路難以集成較大的電阻，而方案二當(dāng)β較小時(shí)，誤差較大，而方案三可使 Ic 高度穩(wěn)定，受基極電流影響較小，綜上電流源部分選擇方案三。可用一個(gè)串聯(lián)電阻網(wǎng)絡(luò)產(chǎn)生四個(gè)不同的基準(zhǔn)電壓，再用四個(gè)運(yùn)算放大器組成的比較電路，基準(zhǔn)電壓不同基準(zhǔn)值分別接入運(yùn)放的反相輸入端，取樣電壓同時(shí)加到具有不同基準(zhǔn)電壓的比較電路的同相輸入端進(jìn)行比較，對(duì)應(yīng)某一采樣電壓 V1，高于相應(yīng)基準(zhǔn)值的比較電路輸出為高電平，低于 基準(zhǔn)值的比較器輸出為低電平。該電路功能主要由集成芯片芯片 CD4511 完成。184。 2） 定時(shí)控制電路 此電路基于 555 定時(shí)器與電阻、電容組成的多諧振蕩器作為定時(shí)控制電路，根據(jù) ? 值與頻率的比例關(guān)系合理設(shè)定 R、 C 的值，使在有效定時(shí)時(shí)間內(nèi)通過的脈沖數(shù)等于待測(cè)三極管的 ? 值，電路原理圖如下： A15 5 5 _ V I R T U A LGNDDISOUTRSTVCCTHRCONTRIV C C5VR11 3 0 4 k Ω R21 4 5 k Ω C11 u F C20 . 1 u F U6NAND2ttOOCC32VCC31VCR B2 ??CRR )( BA1 ???T 2T 1u Cu o 多諧振蕩器的電路圖 多諧振蕩器的輸出波形圖 8 3） 計(jì)數(shù)電路 該部分由二 —— 五 —— 十進(jìn)制計(jì)數(shù)器 74LS90 構(gòu)成，首先將芯片連成十進(jìn)制（即將 74LS90 的 1號(hào)引腳 clk1 與 12號(hào)引腳 Q0相連 ），為精確顯示計(jì)數(shù)共需用三片，分別顯示各位、十位和百位，低位計(jì)數(shù)器的 11號(hào)引腳 Q3作為 進(jìn)位信號(hào)接到高位計(jì)數(shù)器的時(shí)鐘信號(hào)端（即高位的 14 號(hào)引腳 clk0）。
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1