【正文】 電路的無功功率 定義為 : ?sinUIQ? () 可以看出， Q 就是式 中被積函數(shù)的第 2 項(xiàng)無功功率分量 uiq 的變化幅度。因此，可以把式 描述的 ip 和 iq分別稱為正弦電路的有功電流分量和無功電流分量。當(dāng)負(fù)載為容性時(shí)，線路電壓相位會(huì)滯后線路的電流相位，即此時(shí)的 φ0，無功功率 Q0，我們說網(wǎng)絡(luò)“吸收”容性無功功率，也可以說是“發(fā)出”感性無功功率。以并聯(lián)方式接入系統(tǒng)的無功功率補(bǔ)償裝置稱為并聯(lián)無功功率補(bǔ)償．以串聯(lián)方式接人系統(tǒng)的無功功率補(bǔ)償裝置稱為串聯(lián)無功功率補(bǔ)償。串聯(lián)電容器和串聯(lián)電抗器也常用于電力系統(tǒng)。但是，由于早期的電容器使用油作為絕緣介質(zhì)，體積和重量太大而且價(jià)格很貴，電容器的應(yīng)用受到限制。 并聯(lián)電容器的一個(gè)缺點(diǎn)是其無功功率輸出與電壓平方成正比，結(jié)果是在低壓時(shí)無功功率輸出減小，而這時(shí)的系統(tǒng)卻需要更多的無功功率；并聯(lián)電容器的另一個(gè)缺點(diǎn)是電容器提供的無功功率在電壓穩(wěn)定時(shí)是不變的，不能隨系統(tǒng)大功功率需求的改變而改變，是一種靜態(tài)無功功率補(bǔ)償裝置，適用于大功功率需求穩(wěn)定的場(chǎng)所，但即使這樣，也容易 造成欠補(bǔ)償或過補(bǔ)償?？梢曰ハ嗟窒?，即當(dāng)電源向外供電時(shí)，感性負(fù)荷向外釋放的能量?jī)?nèi)容性負(fù)荷儲(chǔ)存起來；當(dāng)感性負(fù)荷需要能量時(shí)，再出容性負(fù)荷向外釋放的能量來提供。當(dāng)并聯(lián)電容器投入時(shí) CI0? ，即對(duì)負(fù)荷進(jìn)行無功功率補(bǔ)償，那么電源在向負(fù)荷提供有功電流 RI 的同時(shí)，提供無功電流為 CLII? ，電源向負(fù)荷提供的總電流 C R LI I I I?? ? ? ，特別是當(dāng)LCII?? 時(shí)， CLI I 0??，電源不需要向負(fù)荷提供無功電流，功率因數(shù)等于 1。其補(bǔ)償原理前文己有敘述，這里不再介紹。 分組補(bǔ)償方式：將電容器組分別裝設(shè)在功率因數(shù)較低的終端配電所高壓或低壓母線上，也稱為分散 補(bǔ)償。這種方式既能提高為用電設(shè)備供電回路的功率因數(shù)，又能改善用電設(shè)備的電壓質(zhì)量，對(duì)中小型設(shè)備十分適用。采用設(shè)計(jì)采用了并聯(lián)電容組三角形接線方式，電容器的投切采用永磁真空同步開關(guān)，實(shí)現(xiàn)電容器組的投入過程無涌流。如果補(bǔ)償線路有功功率為 P1，補(bǔ)償前的功率因數(shù)為 cosφ1，補(bǔ)償后的功率因數(shù)為 cosφ2，則補(bǔ)償容量可以用下述公式計(jì)算 : ? ? ???????? ?????? 1c o s11c o s1t a nt a n22121211 ???? PPQ C () 上式中 QC表示線路中需要的補(bǔ)償容量。 對(duì)于并聯(lián)電容器組補(bǔ)償方式來說，電力電容器組額定容量與其接線方式有關(guān)。 根據(jù)有功功率的計(jì)算公式 有 : ? ??cos/ UPI ? () 由公式 可知負(fù)載電流 I 與線路功率因數(shù) cosφ成反比，如果線路輸送的有功功率一定，那么功率因數(shù)提高則可使線路中的電流降低，根據(jù)線路損耗的計(jì)算公式 RIP 2?? 可知，線損下降。 h。而給新用戶輸送的 80 萬 kw但它的補(bǔ)償是動(dòng)態(tài)的，即根據(jù)無功的需求或電壓的變化自動(dòng)跟蹤補(bǔ)償。對(duì)于系統(tǒng)中平衡無功功率或不變動(dòng)的無功功率常采用傳統(tǒng)的電容器補(bǔ)償或稱為 固定電容補(bǔ)償 (FC)，開關(guān)投切電容器 (BSC)，由它們補(bǔ)償無功的不動(dòng)部分時(shí)和動(dòng)態(tài)的補(bǔ)償結(jié)合起來，形成靜止無功補(bǔ)償裝置(SVC)。飽和電抗器 SR 具有這樣的特性，當(dāng)電壓安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 17 大于某值后，隨著電壓的升高，鐵芯急劇飽和。 晶閘管控制電抗器 (TCR) 由 TCR 與固定電容器并聯(lián)組成的靜止補(bǔ)償器示于圖 。時(shí)，可使電抗器的基波無功功率從其額定值變到零。 (a) 原理圖 (b)伏安特性 圖 晶閘管投切電容器型靜止補(bǔ)償器 安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 19 靜止無功發(fā)生器 SVG 20 世紀(jì) 80 年代以來出現(xiàn)了一種更為先進(jìn)的靜止型無功補(bǔ)償裝置，這就是靜止無功發(fā)生器。 圖 靜止無功發(fā)生器 SVG 具有響應(yīng)速度快、可以分相調(diào)節(jié)、可以實(shí)現(xiàn)對(duì)無功功率的連續(xù)補(bǔ)償、諧波電流小、損耗低、噪聲低等優(yōu)點(diǎn)，但是它也有控制復(fù)雜的缺點(diǎn)。尤其在我國，大功率電力電子器件基本依賴進(jìn)口，成本太高，此類裝置的實(shí)用化尚需相當(dāng)長(zhǎng)的一段時(shí)間。電網(wǎng)參數(shù)測(cè)量采用高精度多功能三相電能專用計(jì)量芯片 AT7022A，能夠準(zhǔn)確測(cè)量所需的各項(xiàng)電網(wǎng)參數(shù)， 為 CPU 的處理提供準(zhǔn)確的數(shù)據(jù)。 控制器各個(gè)器件的工作電壓都是直流 +5V，即系統(tǒng)中只要求唯一的 +5V 直流電源，包括 CPU、ATT7022A、液晶顯示屏、存儲(chǔ)芯片、時(shí)鐘芯片、繼電器、光電隔離器、運(yùn)算放大器等的工作電壓都是直流單 +5V，不存在多個(gè)電源混合使用、多種邏輯電平并存的情況，這使控制器的電源設(shè)計(jì)大大簡(jiǎn)化。先進(jìn)的 RISC 結(jié)構(gòu)。 非易失性程序和數(shù)據(jù)存儲(chǔ)器。64K 字節(jié)可選外部存儲(chǔ)空間。 JTAG 接口 (與工 標(biāo)準(zhǔn)兼容 )。 可編程的串行 USART。 片內(nèi)經(jīng)過標(biāo)定的 RC 振蕩器。 安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 24 圖 ATmega64 的引腳 電量信號(hào)采集和預(yù)處理 計(jì)量芯片 ATT7022A 簡(jiǎn)介 作為無功補(bǔ)償控制器基礎(chǔ)的電網(wǎng)參數(shù)測(cè)量部分在控制器中的地位不言而喻，準(zhǔn)確測(cè)量電網(wǎng)參數(shù)是控制器一切工作的前提。有功精度滿足 、 ，動(dòng)態(tài)范圍 1000:1 支持 IEC6205322 的要求。提供有功、無功電能脈沖輸出。提供正向和反向有功 /無功電能數(shù)據(jù)。可測(cè)量各相電壓、電流、功率因數(shù)，相位以及合相功率因數(shù)、相位。提供電壓相序及斷相檢測(cè)功能，提供電流相序檢測(cè)功能。對(duì)三相四線應(yīng)用，提供三相電流相量和的有效值。適用于三相三線和三相四線模式。有功、無功電能脈沖輸出 CF CF2 提供瞬時(shí)有功、無功功率信息，可以直接接到標(biāo)準(zhǔn)表，進(jìn)行誤差校正。 ATT7022A 的外圍電路設(shè)計(jì)主要包括電源、電壓及電流模擬輸入、脈沖輸出及 SPI 通訊接口電路等幾部分。 V2P/V2N、 V4P/V4N、 V6P/V6N為輸入電壓信道的正、負(fù)模擬輸入引腳。 REFOUT：基準(zhǔn)電壓輸出 ，用作外部信號(hào)的直流偏置。 SCLK：輸入端口， SPI串行時(shí)鐘輸入（上升沿放數(shù)據(jù)，下降沿取數(shù)據(jù)）。 OSCO：晶振的輸出端。 5%，為使電源的紋波和噪聲減小至最低程度，該引腳應(yīng)使用 10μF電容并聯(lián) 。 5%，該引腳應(yīng)使用 10μF電容并聯(lián) 。采用精密電阻電路不會(huì)引起相角誤差，但對(duì)電阻要求較高，電阻要求具有足夠高的準(zhǔn)確度、足夠 大的功率溫度系數(shù)和長(zhǎng)期穩(wěn)定性。圖中只畫出一相的原理圖，其安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 29 它兩相與之相同。 TV31B 電流型電壓互感器，一次側(cè)串接功率電阻后并聯(lián)與線路中，互安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 30 感器電流比為 2mA/2mA，次級(jí)電路不允許開路使用。 考慮電壓通道的 ADC 輸入電壓的參數(shù) 一般取 ,互感器副邊取樣電阻為： ??? 2 5 02/ mAVR () 采樣電阻阻值選擇為 250Ω。 互感器電流比為 5A/5mA，次級(jí)電路不允許開路使用，使用時(shí)初級(jí)線圈應(yīng)串聯(lián)于被測(cè)電流回路中。 ATT7022A 與單片機(jī)的接口 ATT7022A 與單片機(jī)有 6 條連線，其中四條為 SPI 接口線 :CS、 SCK、DIN、 DOU，一條 ATT7022A 的復(fù)位控制線 RESET，一條握手信號(hào)線 SIG。ATT7022A 和 CPU 的工作電壓都是 5V，不存在電平不兼容問題。 SIG 信號(hào)是用來通知外部安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 32 MCU 的一個(gè)握手信號(hào)。在 ATT7022A 的 RESET 端口處接 的去耦電容，增強(qiáng)其抗干擾能力。 圖 A 相電壓過零檢測(cè)電路 當(dāng) A 相電壓為正值時(shí)，通過限流電阻使得光電隔離器的原邊發(fā)光二極管流有合適的電流而發(fā)光，副邊的三極管結(jié)構(gòu)因?yàn)?B 極的受到光照而使得C 極和 E 極導(dǎo)通，導(dǎo)通阻抗接 近零，使得副邊 PG1 處被拉為低電平，從而安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 33 使得 CPU 的 PG1 口為低電平， CPU 通過檢測(cè) PG1 口的電平狀態(tài)便可以知道當(dāng)前電網(wǎng) A 相的電壓處于正半周還是負(fù)半周，并且可以通過檢測(cè) PG1 口的電平跳變來檢測(cè)電網(wǎng) A 相的過零點(diǎn)位置。 A 相電壓信號(hào)調(diào)理單元 控制器的設(shè)計(jì)要求有電網(wǎng)諧波分析功能，為了簡(jiǎn)化設(shè)計(jì)，控制器只采集 A 相電壓信號(hào)并進(jìn)行諧波分析。該部分的與電網(wǎng)隔離功能主要由互感器完成。該抬升電壓的產(chǎn)生由專用的精密電壓源 來實(shí)現(xiàn)，其原理圖如圖 所示。 圖 電容狀態(tài)檢測(cè)電路 電容狀態(tài)檢測(cè)主要是通過檢測(cè)電容上電壓來完成的。 數(shù)據(jù)存儲(chǔ)單元 控制器除了能夠根據(jù)電網(wǎng)有功功率和無功功率狀況進(jìn)行電容器組的投切之外，還要求具有一定的數(shù)據(jù)記錄功能，包括 系統(tǒng)默認(rèn)參數(shù)的存儲(chǔ)，用戶設(shè)定參數(shù)的存儲(chǔ)，系統(tǒng)故障狀態(tài)的存儲(chǔ)以及電網(wǎng)參數(shù)包括電壓、電流、功率因數(shù)等的定時(shí)存儲(chǔ)功能，還包括電容的投切次數(shù)、電容的投入率、電網(wǎng)最大電壓、最大電流等。電路原理圖如圖 所示。 Atmega64 具有硬件的兩線串行接口 TWI，兼容 IIC 總線，因此 AT24C512 的 SCL和 SDA 分別連接到 Atmega64的 TWI 接口的時(shí)鐘線和數(shù)據(jù)線。 AT24C512 的二進(jìn)制硬件地址格式如圖 所示。 IIC 總線為了便于在一個(gè)總線上掛接多個(gè)設(shè)備，硬件設(shè)計(jì)成開漏輸出形式，這要求總線上需要額外增加上拉電阻。 圖 系統(tǒng)時(shí)鐘電路 AMI8563 是低功耗的 CMOS 實(shí)時(shí)時(shí)鐘 /日歷芯片，提供一個(gè)可 編程時(shí)鐘輸出，一個(gè)中斷輸出和掉電檢測(cè)器，所有的地址和數(shù)據(jù)通過 IIC 總線接口安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 38 串行傳遞。C 時(shí) )。年、月、日、星期、時(shí)、分、秒的 BCD 碼輸入 /輸出。具有報(bào)警和定時(shí)器功能。內(nèi)部集成的振蕩 器電容。串行 IIC 總線接口， IIC 總線從地址 :讀， OA3H。芯片內(nèi)已經(jīng)集成了振蕩器電容，所以，直接給芯片外接 的時(shí)鐘晶體振蕩器就可以了。安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 39 系統(tǒng)的運(yùn)行狀態(tài)和各個(gè)運(yùn)行參數(shù)以滾屏的方式實(shí)時(shí)的顯示在屏幕上，便于監(jiān)控系統(tǒng)運(yùn)行，接線原理圖如圖 所示。當(dāng)系統(tǒng)掉電后，系統(tǒng)電壓 VCC 跌落，當(dāng)VCC 電壓低于電池電壓時(shí)， D19 截止 ， D20 導(dǎo)通， AMI8563 供電電壓由系統(tǒng)電壓切換至電池供電，保證系統(tǒng)斷電后實(shí)時(shí)時(shí)鐘仍能準(zhǔn)確計(jì)時(shí)。 AMI8563 的 SCL 和 SDA 為 IIC 總線協(xié)議的時(shí)鐘線和數(shù)據(jù)線，分別與IIC 總線主設(shè)備的時(shí)鐘線和數(shù)據(jù)線相連。片內(nèi)電源復(fù)位功能。具有片內(nèi)掉電檢測(cè)器。可編程時(shí)鐘輸出頻率為 :， 1024Hz， 32Hz， 1Hz。大工作電壓范圍 : ~。 AMI8563 主要特性如下 : 一個(gè)高精度的時(shí)鐘基準(zhǔn)源對(duì)于控制器來說成為必須。 R/W 位表示對(duì)芯片的讀操作和寫操作，對(duì)于同一片芯片來說，對(duì)它的讀操作和寫操作的地址是不一樣，它們的地址相差 1。芯片的 A0 與Al 腳用來確定自身在 工 IC 總線上的硬件地址。該芯片采取貼片式封裝，具有結(jié)構(gòu)緊湊、存儲(chǔ)容量大、數(shù)據(jù)保存時(shí)間長(zhǎng)等特點(diǎn)，并且可以在一個(gè) IIC 總線上掛接 4 片芯片，特別適用于具有大容量數(shù)據(jù)存儲(chǔ)要求的系統(tǒng)中。顯然，需要存儲(chǔ)的數(shù)據(jù)量很大，并且要求在系統(tǒng)斷電的情況下存儲(chǔ)的數(shù)據(jù)不能丟失。當(dāng)電壓處在負(fù)半周時(shí)，光電隔離器的 2 腳之間的發(fā)光二極管發(fā)光， 4 腳之間的發(fā)光二極管不發(fā)光，那么副邊的 1 16 腳之間的等效三極管導(dǎo)通，而 1 14 腳之間的等效三極管不導(dǎo)通，圖中 Cl 處被拉高為高電平，這樣，在電容器接入電網(wǎng)中時(shí)， C 處便會(huì)有 50Hz 的方波，而當(dāng)電容器從電網(wǎng)中切除后， Cl 處便沒有交變的方波，為了防止電容沒有電壓即輸入端沒有輸入電壓時(shí) Cl 的電平狀態(tài)不穩(wěn)定，在與 Cl 相連 CPU 的 I/O加有上拉電阻。該部分電路原理圖如圖 所示。如果直接將互感器的輸出接到運(yùn)放的輸入，那么由于運(yùn)放是單電 源工作的，調(diào)理后運(yùn)放的輸出信號(hào)的負(fù)半波將被削掉，因此需要在運(yùn)安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 34 放的輸入部分額外加入直流的抬升電壓。 (a) 電壓信號(hào)調(diào)理部分 （ b） 參考電壓發(fā)生電路 圖 A 相電壓信號(hào)調(diào)理電路 圖中 UA+與 UA取自前文論述過的 A 相電壓輸入通道互感器的