【正文】 可對時鐘頻率起到微調作用。 圖 內部振蕩電路 圖 圖 晶體振蕩電路 圖 復位電路設計 C54X DSP 可以通過復位引腳 /RS 使‘ C54X 復位到一個已知狀態(tài)。 在設計復位電路 時，一般應考慮兩種復位需求：一種是上電復位；另一種是工作中的復位。工作中復位則要求復位的低電平至少保持 6個時鐘周期，以使芯片的初始化能夠正確完成。由于 DSP 系統(tǒng)的時鐘頻率較高 ，在運行中極易產生干擾和被干擾，甚至出現(xiàn)掉電和死機現(xiàn)象，因此在 C54x 應用系統(tǒng)中一般都不采用這種RC 復位電路，而使用性能全、價格低和可靠性高的集成自動監(jiān)控復位芯片電路。復位門限選擇范圍 — ，步長為 100mV。下面對這些功能作一簡單介紹。大多數(shù) SOT 封裝的復位芯片可提供 5 種標準的復位門限?？撮T狗的記數(shù)時間是可以選擇的。如 MAX1691 內含有一個 3V、 125mA/h 的鋰電池，具有對 CMOS、 SRAM、或 EEPROM寫保護以及看門狗等功能。 供電系統(tǒng)設計 現(xiàn)在的 DSP 均向著低電源電壓、低功耗方向發(fā)展，工作電壓為 甚至更低。所以 TI 和其他公司也提供了許多單路或雙路電源電壓供電芯片。它們分別為 DSP 芯片的 CPU 和片內 I/O 設備提供工作電壓。 167。 PWM 輸出 PWM（ Pulse Width Modulation，脈寬調制）是利用微處理器的數(shù)字輸出來對模擬電路進行控制的一種非常有效的技術，廣泛應用在從測量、通信到功率控制與變換的許多領域中。 程序框圖 主程序 中斷服務程序 圖 41 軟件總程序框圖 第 20 頁 共 27 頁 167。設置好硬件和軟件后，就可以將程序下載到 DSP 進行錄放音功能了。 第 25 頁 共 27 頁 硬件調試 首先測試電壓是否正確 。如正常 ,說明 TMS320VC5402 部分的硬件正常。編寫完畢后就可在仿真器上調試該軟件。 總體調試包 括系 統(tǒng)的初始化、軟硬件的聯(lián)合調試等。中斷設置 。 167。 用信號發(fā)生器分別輸 入不同頻率的正弦波信號 ,用失真度測試儀分別檢驗原始第 26 頁 共 27 頁 信號和重放信號的失真度 ,檢驗結果如表 1 所示。它既可作為整體設計 ,又可配合電機作為錄音電話 ,還可經稍許修改應用于 IP 電話或 可視電話上。為避免數(shù)字信號對模擬信號的干擾 ,數(shù)字信號應盡量遠離模擬信號 ,數(shù)字信號不能穿越模擬地等等 .在軟件方面要根據(jù)硬件配置 CMD文件以及 BOOTLOAD的方式等等 . 本系統(tǒng)主要包括 :對語音信號進 行放大、濾波、采樣、 A/D 轉換等的預處理部分 。 經過實驗表明，本設計實現(xiàn)的基于 DSP語音錄放系統(tǒng)具有如下優(yōu)點： 1)音頻數(shù)據(jù)占用資源少 2)聲音保真度高 3)開發(fā)難度低 4)語音芯片與 DSP接口電路簡單 5)體積小 DSP 是一個全新的知識 ,是當今電子發(fā)展的趨勢 ,通過本設計 ,使我對 DSP 技術有了一個系統(tǒng)的了解 ,但它作為一個新的高科技 ,其中的奧妙無窮 ,在這方面我還存在很大的差距 ,希望我以本次學習與實踐為基礎 ,今后 能在電子方面尤其是 DSP技術方面有所成就 . 第 28 頁 共 27 頁 參考文獻 [1].陳金鷹 主編 . DSP技術及應用 .機械工業(yè)出版社 ,2020 [2].蘇濤等 編著 . DSP接口電路設計與編程 .西安電子科技大學出版社 ,2020 [3].程佩清 主編 . 數(shù)字信號處理 . 清華大學出版社 ,2001 [4].徐盛等 編著 . 數(shù)字信號處理器開發(fā)實踐 .上海交通大學出版社 ,2020 [5].胡凌等 編著 . 數(shù)字信號處理系統(tǒng)的應用和設計 .上海交通大學出版社 ,2020 [6].周建江等 編著 . TMS320C54X DSP結構原理及應用 .北京航空航天大學出版社 ,2001 [7].歐光軍等 編著 .DSP集成開發(fā)環(huán)境 CCS開發(fā)指南 .北京航空航天大學出版社 ,2020 [8].王念旭 編著 .DSP基礎與應用系統(tǒng)設計 .北京航空航天大學出版社 ,2000 [9].韓紀慶 張磊 鄭鐵 編著 .語音信號處理 .清華大學出版社 ,2020 [10]. 胡廣書 .數(shù)字信號處理 — 理論、算法與實現(xiàn)。 北京，電子工業(yè)出版社， 2020 [17]. 戴明楨 周建江《 TMS320C54xDSP結構、原理及應用》北航出版社 [18].Pohlmann .(美 ).Principles of Digital Edition. 北京電子工業(yè)出版社 [19]. 韓少華 陳健 傅豐林《多路音頻模擬接口芯片 TLV320AIC10 與 DSP 串行通信的設計與實現(xiàn)》《電子產品世界》 2002/9B [20]. Andrew BatemanIain、 PatersonStephens. The DSP Handbook Algorithims,Applications,and Design Techniques. 機械工業(yè)出版社， 2020。北京航空航天大學出版社 ,2002 [14].李剛 .數(shù)字信號微處理器的原理及其開發(fā)應用 .天津大學出版社 ,2002 [15]. .數(shù)字信號處理 .科學出版社 ,1981 [16]. 曾峰，鞏海洪，曾波 編注。DSP與 PC的通信部分 。電源使用專用 DSP 的專用供電芯片 。 鑒于語音信號頻率在 5kHz 左右 ,采用二倍頻進行了頻響測試 ,測試檢驗結果 由失真度和頻響測試檢驗結果可以看出 ,系統(tǒng)能較好地完成語音記錄和重放功能。 167。軟硬件聯(lián)合調試即將所有程序綜合在一起 ,利用仿真器對硬件系統(tǒng)進行調試。工作時鐘的設置 。由于 DSP 的內部存儲器比較大 (64kRAM 和 16kROM) ,所以必須對程序在存儲器的具體位置進行配置 ,在 CCS 下仿真時就需要編寫。調試方法是針對不同的外圍硬件 ,編寫相應的小程序來讓該硬件運行 ,以驗證硬件功能正常與否。之后 ,將仿真系統(tǒng)與硬件系統(tǒng)連接。 系統(tǒng)調試 整個系統(tǒng)的調試包括三個部分 :硬件調試、軟件調試和總體調試。主程序是整個程序的核心，它的作用涉及數(shù)據(jù)的讀 /寫和具體的處理過程以及中斷的設置、寄存器的配置等；中斷向量表主要作用是告知程序中斷跳轉的位置，顯而易見，如果在主程序中已經設置，則不再需要配置中斷向量表；命令鏈接文件（ .cmd）的主要作用是分配存儲空間，比如存儲器的第 0 頁分配作程序空間，第 1 頁分配作數(shù)據(jù)空間，以及各個段將要放在哪兒（如 .text 段放在數(shù)據(jù)空間），這個文件對每個工程來說都是必須的。 圖 圖 圖 PWM 波 與 正弦半波 比較 圖 第 19 頁 共 27 頁 第四章 軟件設計 通過 AD50 采集音頻信號，數(shù)據(jù)存放在 DRAM 里，被觸發(fā)某一事件后回放，在存儲語音信號過程中可以考慮采用語音壓縮。完全可以滿足設計的要求。在硬件電路中 DSP 芯片的引腳 CNT 可以調節(jié)DSP 輸入輸出引腳與 TTL 與 CMOS 的兼容邏輯，既當 CNT 為高電平時，為 3V 工作狀態(tài)， I/O 接口電平與 CMOS 電平兼容。 TMS320C5402DSP的 CPU工作電壓是 ，片內 I/O 設備工作電壓是 。 I/O 設備的電源電壓（ DVdd）一般是 ， CPU 的內核工作電壓（ CVdd）是 、 或 甚至更低。 1234 5678V c cM A X 70 7W D I/ R SXFTMS320C54X 圖 3— 5 專用復位芯片 MAX706 組成的復位電路 圖 但考慮到成本因素，本系統(tǒng) 選用了 RC 復位電路，如果在要求較高的系統(tǒng)里面就應該選擇專用復位芯片了。而 MAX6316/MAX6317/MAX6320 還具有用戶可選定門限電壓、輸出結構、復位時間延遲和看門狗定時延遲等多種可選功能。 （ 2）看門狗功能 看門狗用來監(jiān)視微處理器的狀態(tài)。低電平復位輸出的芯片工作原理是：當電源電壓低于復位門限時，復位輸出電平由高變低 ，并一直保持低電平直至電源電壓高于復位門限且延遲了一個固定的復位脈沖寬度時間之后才變?yōu)楦唠娖?。該功能可以通過一個手動開關來實現(xiàn)。其中， 3只引腳的監(jiān)控復位芯片僅提供復位功能，其復位輸出方式和復位門限均可選擇。但其功耗較大，可靠性差；當電源出現(xiàn)瞬態(tài)降落時，由于 RC 的響應 速度較慢，無法產生符合要求的復位脈沖。這段低電平時間應該大于系統(tǒng)的晶體振蕩器啟振時間，以便避開振蕩器啟振時的非線性特性對整個系統(tǒng)的影響。當復位發(fā)生時， DSP 終止程序運行，并使程序計數(shù)器 PC 復位為 0FF80H，地址總線也變成 0FF80H，數(shù)據(jù)總線為高阻， /PS、 /MSTRB 和 R//W 等信號為高電平。由于此種方法簡單方便，系統(tǒng)設計一般采用此種方法。一種是利用芯片內部的振蕩電路與 XX2/CLK引腳之間連接的一只晶體和兩個電容組成并聯(lián)諧振電路如圖 。當二者距離小于 時，如圖 所示，它們之間可以不加緩沖驅動器。 IEEE 標準公布后， TI 公司為其以后的 DSP 器件均設置符合國際標準的 JTAG 邏輯測試口，通過 JTAG 測試口訪問和調試 TI DSP 芯片。邊界掃描就是對含有JTAG 邏輯的集成電路芯片邊界引腳（外引腳）通過軟件完全控制和掃描觀察其狀態(tài)的方法。 一旦 McBSP 初始化完畢，每一次數(shù)據(jù)單元的傳輸都會觸發(fā)相應的中斷，可以在中斷服務程序中完成 DXR 的寫入或是 DRR 的讀出。 8) 使幀信號主控端退出復位態(tài)。 5) 在中斷選擇寄存器中，映射 XINT0/1 和（或） RINT0/1 中斷。注意不要 改變第一步設置的位。 如果采用中斷方式，需設置 SPCR 寄存器的（ R/X） INTM=00B，這樣當 DRR寄存器中數(shù)據(jù)已經準備好或可以向 DXR中寫入數(shù)據(jù)時允許 McBSP產生中斷。所有計數(shù)器及狀態(tài)標志均被復位，包括接收狀態(tài)標志 RFULL、 RRDY 及 RSYNCERR；發(fā)送狀態(tài)標志 /XEMPTY、 XRDY、及 XSYNCERR。當向 SPSDx 寫入數(shù)據(jù)時，數(shù)據(jù)送入前面子地址寄存器中所指定的內嵌數(shù)據(jù)第 10 頁 共 27 頁 寄存器；當從 SPSDx 讀取數(shù)據(jù)時，也接入前面子地址寄存器中所指定的內嵌數(shù)據(jù)寄存器。復接器由子塊地址寄存器（ SPSAx）控制。這個過程允許內部或外部數(shù)據(jù)通信同時進行。 第 8 頁 共 27 頁 DRDXC L K XC L K RFSXFSRC L K SRIN T X IN T RE V T X E V T RE V T A X E V T A時鐘和幀同步信號發(fā)生和控制多通道選擇RS RX S RRBR擴展壓縮D RRDXRS P CRRCRX CRS RG RP CRM CRRCE RX CE R 圖 內部結構 圖 在時鐘信號和幀同步信號的控制下，接收和發(fā)送通過 DR 和 DX 引腳與外部器件直接通信。 （ 1） McBSP 特點 C54X的多通道帶緩沖串口 McBSP是在標準串行口的基礎上發(fā)展起來的， McBSP特點如下： ? 全雙工通信； ? 雙緩沖發(fā)送和三緩沖接收數(shù)據(jù)寄存器，允許連續(xù)的數(shù)據(jù) 流； ? 獨立的收發(fā)幀信號和時鐘信號； ? 可以與工業(yè)標準的編 /解碼器、 AICS（模擬接口芯片）以及其他串行 A/D、 D/A 芯片接口； ? 數(shù)據(jù)傳輸可以用外部時鐘，也可由內部可編程時鐘產生； ? 當利用 DMA 為 McBSP 服務時，串行口數(shù)據(jù)讀 /寫具有自動緩沖能力； ? 支持多種方式的傳輸接口； ? 可與 128 個通道進行收發(fā)； ? 支持傳輸?shù)臄?shù)據(jù)字長可以是 8 位、 12 位、 16 位、 20 位、 24 位、或 32 位； 第 7 頁 共 27 頁 ? 內置 u 律和 A 律硬件壓擴； ? 對 8 位數(shù)據(jù)的傳輸，可選擇 LSB 先傳或 MSB 先傳； ? 可設置幀同步信號和數(shù)據(jù)時鐘信號的極性； ? 內部傳輸時鐘和幀同步信 號的可編程發(fā)生器。如圖 所示為 TLC320AD50 與TMS320C5402 DSP 的連接。 TLC320AD50 具有如下特征： （ 1） 要求直流 的數(shù)字供電和直流 5V 的模擬供電 （ 2） 同步串行接口 （ 3） 要求一階抗混疊濾波器 第 5 頁 共 27 頁 （ 4） 2 補碼數(shù)據(jù)格式的 88 dB 動態(tài)范圍的 ADC 和 DAC （ 5） 可編程的 ADC 和 DAC 轉換率 （ 6） 可編程的輸入和輸出增益控制 （ 7） 最大轉換速率為 可以使用同步串行口來發(fā)送控制配置和執(zhí)行 參數(shù)的信息，并由多個數(shù)據(jù)寄存器來實現(xiàn)。該接口芯片采用了重復采樣的∑ ?技術，并且在 A/D 轉換前，信號經過內插濾波器的濾波處理，和抽樣濾波器的濾波處理。 第三章 系統(tǒng) 硬件設計 TMS320C54X硬件系統(tǒng)基本組成如圖所示，根據(jù)本設計的特點，下