【摘要】哈爾濱工程大學(xué)本科生畢業(yè)論文基于FPGA的自動(dòng)調(diào)焦電路設(shè)計(jì)與實(shí)現(xiàn)院(系):信息與通信工程學(xué)院
2025-06-05 15:33
【摘要】畢業(yè)設(shè)計(jì)(論文)設(shè)計(jì)(論文)題目:基于FPGA的16QAM調(diào)制解調(diào)電路設(shè)計(jì)重慶郵電大學(xué)本科畢業(yè)設(shè)計(jì)(論文)I摘要正交振幅調(diào)制(QAM)技術(shù)有著非常廣泛的應(yīng)用范圍,不僅在移動(dòng)通信領(lǐng)域應(yīng)用,而且在有線電視傳輸、數(shù)字視頻廣播衛(wèi)星
2025-08-19 19:26
【摘要】《EDA技術(shù)與實(shí)驗(yàn)》課程設(shè)計(jì)題目:基于EDA技術(shù)的樂曲演奏電路的設(shè)計(jì)姓名:院系:電子信息工程系專業(yè):通信工程班級(jí):通信102
2024-11-10 03:49
【摘要】成績(jī)?指導(dǎo)教師:?成績(jī)指導(dǎo)教師:《EDA技術(shù)與實(shí)驗(yàn)》課程設(shè)計(jì)題目:基于EDA技術(shù)的樂曲演奏電路的設(shè)計(jì)姓名:院系:電子信息工程系專業(yè):通信工程班級(jí):通信1
2025-06-26 15:39
【摘要】基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)目錄摘要 1Abstract 2第一章 緒論 1. 選題意義與研究現(xiàn)狀 1. 國(guó)內(nèi)外研究及趨勢(shì) 1. 論文結(jié)構(gòu) 2第二章 編程軟件及語言介紹 3 QuartersII編程環(huán)境介紹 3 菜單欄 3 工具欄 8 功能仿真流程 9 VerilogHDL語言介 10 什么是verilogHDL語言
2025-06-28 11:23
【摘要】基于FPGA的自動(dòng)打鈴器的設(shè)計(jì)學(xué)院電子工程學(xué)院學(xué)號(hào)11111010103班級(jí)A1121班專業(yè)電子信息工程
2025-06-20 12:31
【摘要】-I-設(shè)計(jì)(論文)題目:基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)-II-畢業(yè)設(shè)計(jì)(論文)原創(chuàng)性聲明和使用授權(quán)說明原創(chuàng)性聲明本人鄭重承諾:所呈交的畢業(yè)設(shè)計(jì)(論文),是我個(gè)人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知,除文中特別加以標(biāo)注和致謝的地方外,不包含其他
2025-06-22 01:05
【摘要】基于FPGA的電機(jī)控制指導(dǎo)老師:設(shè)計(jì)了一個(gè)基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的電機(jī)控制系統(tǒng)。簡(jiǎn)單介紹了步進(jìn)電機(jī)和直流電機(jī)的工作原理和工作特點(diǎn),并根據(jù)兩種電機(jī)的不同特性設(shè)計(jì)了基于FPGA的不同的控制電路:以改變頻率來控制步進(jìn)電機(jī)的轉(zhuǎn)速;調(diào)節(jié)脈沖的占空比大小改變輸出電壓的大小,從而達(dá)到控制直流電機(jī)的轉(zhuǎn)速的目的。關(guān)鍵字:FPGA步進(jìn)電機(jī)直流電機(jī)電機(jī)控制PWMDesignof
2025-06-25 18:35
【摘要】基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)畢業(yè)設(shè)計(jì)論文:基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)II基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)目錄摘要1Abstract2第一章緒論1.2第二章編程軟件及語言介紹ersI編程環(huán)境介紹.菜單欄目錄畢業(yè)設(shè)計(jì)論文:基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)IIIII基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)目錄摘要1Abstract2
2024-12-03 17:53
【摘要】江蘇科技大學(xué)本科畢業(yè)設(shè)計(jì)(論文)學(xué)院專業(yè)學(xué)生姓名
2025-08-20 13:44
2025-02-26 09:17
【摘要】I摘要FPGA是現(xiàn)場(chǎng)可編程門陣列(FieldProgrammableGateArray)的簡(jiǎn)稱。它具有可編程邏輯器件現(xiàn)場(chǎng)可編程的靈活性,又有門陳列器件功能強(qiáng)、高集成度和高速度的優(yōu)點(diǎn),因此已在現(xiàn)代通信系統(tǒng)設(shè)計(jì)中被越來越廣泛的應(yīng)用。VHDL語言具有很強(qiáng)的電路描述和建模能力,能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述,從而大大簡(jiǎn)化了硬件設(shè)計(jì)任務(wù)
2024-12-02 16:35
【摘要】泉州師范學(xué)院畢業(yè)論文(設(shè)計(jì))題目基于FPGA的電子琴設(shè)計(jì)物理與信息工程學(xué)院電子信息科學(xué)與技術(shù)專業(yè)2021級(jí)學(xué)生姓名學(xué)號(hào)指導(dǎo)教師職稱講師
2024-12-03 19:31
【摘要】基于FPGA的FSK調(diào)制解調(diào)設(shè)計(jì)畢業(yè)設(shè)計(jì)(論文)摘要FPGA是現(xiàn)場(chǎng)可編程門陣列FieldProgrammableGateArray的簡(jiǎn)稱。它具有可編程邏輯器件現(xiàn)場(chǎng)可編程的靈活性,又有門陳列器件功能強(qiáng)、高集成度和高速度的優(yōu)點(diǎn),因此已在現(xiàn)代通信系統(tǒng)設(shè)計(jì)中被越來越廣泛的應(yīng)用。VHDL
2024-11-29 11:07
【摘要】基于FPGA的自動(dòng)打鈴器的設(shè)計(jì)學(xué)院電子工程學(xué)院學(xué)號(hào)11111010103班級(jí)A1121班
2025-08-18 15:33