pcb技術(shù)設(shè)計的基本特點(文件)
【正文】 發(fā)展方向30PCB的設(shè)計印制板的設(shè)計決定印制板的固有特性，在一定程度上也決定了印制板的制造、安裝和維修的難易程度，同時也影響印制板的可靠性和成本。規(guī)則檢查33PCB設(shè)計流程（二）工藝性設(shè)計拼板設(shè)計CAM數(shù)據(jù)輸出實際 上，信號 邊 沿的 諧 波 頻 率比信號本身的頻 率高，是信號快速 變 化的上升沿與下降沿（或稱信號的跳 變 ）引 發(fā) 了信號 傳輸 的非 預(yù) 期結(jié) 果。良好的電源分配網(wǎng)絡(luò)設(shè)計是電源完整性的保證37電源完整性設(shè)計使用電源平面代替電源線，降低供電線路上的電感和電阻電源平面和地平面相鄰，電源和地緊密耦合放置旁路電容 下， 1μ F~10μ F 電容放置在電路板的電源輸入上，而 F ~ F 電容則放置在電路板的每個有源器件的電源引腳和接地引腳上。signals延 時 和 時 序 錯誤 DelayNoise如果驅(qū)動端的阻抗與傳輸線不匹配，反射信號被反射到接收端，這樣循環(huán)就會發(fā)生震鈴現(xiàn)象反射信號的強(qiáng)度按照如下公式，其大小取決于阻抗的不連續(xù)程度41信號反射的預(yù)防措施嚴(yán)格控制關(guān)鍵網(wǎng)線的走線長度，減小傳輸線效應(yīng)通過合理的終端匹配避免阻抗的不連續(xù)分布通過調(diào)整走線寬度，介質(zhì)厚度等控制走線的特征阻抗42信號的延時和時序錯誤傳輸線信號延時和時序錯誤表現(xiàn)為：信號在邏輯電平的高、低之間保持一段時間不跳變，造成器件的邏輯誤動多數(shù)情況下一個網(wǎng)絡(luò)有一個驅(qū)動端和多個接收端，必須嚴(yán)格控制各個接收端信號到達(dá)的有效的時間差（ skew），確保在最壞的情況下能構(gòu)正常工作43過沖和欠沖過沖是指信號的電平超過邏輯門的最大工作閾值或小于邏輯門最小工作閾值；欠沖是指信號的電平小于邏輯門的最大工作閾值或大于邏輯門的最小工作閾值過沖和欠沖會造成多次邏輯誤動的錯誤出現(xiàn)鉗位電路改善過沖欠沖，但是在高速的情況下很難實現(xiàn)，但是良好的阻抗匹配可以有效的解決過沖欠沖問題44邏輯開關(guān)的錯誤翻轉(zhuǎn)示意45串?dāng)_當(dāng)一個網(wǎng)絡(luò)上有信號通過時，由于電磁耦合的作用會在相鄰的網(wǎng)絡(luò)上感應(yīng)出相關(guān)的信號的現(xiàn)象成為串?dāng)_由于串繞是電磁耦合形成的，故又可分為感性耦合和容性耦合干擾源電流變化引起的磁場變化耦合到被干擾對象上產(chǎn)生感應(yīng)電壓干擾源電壓變化引起的電場變化耦合到被干擾對象上產(chǎn)生感應(yīng)電流46串繞影響最小化的方法電容和電感的串?dāng)_隨負(fù)載阻抗的增加而增加，因此所有易受串?dāng)_影響的線路都應(yīng)當(dāng)端接線路阻抗。解決電感的串?dāng)_問題，應(yīng)當(dāng)盡可能地減小環(huán)路的大小，可能情況下，應(yīng)消除環(huán)路。Compatibility)即電磁兼容當(dāng)數(shù)字系統(tǒng)加電運(yùn)行時，會對周圍環(huán)境輻射電磁
高考資料相關(guān)推薦
鄂ICP備17016276號-1