第一章 計(jì)算機(jī)概述(文件)
【正文】 邏輯運(yùn)算 ?與運(yùn)算（ Y=A∧ B） 與運(yùn)算也稱(chēng)為邏輯乘法運(yùn)算，通常用符號(hào) “ 其運(yùn)算規(guī)則為 ＝ 1 讀成非 0等于 1 ＝ 0 讀成非 1等于 0 A 0 1 邏輯運(yùn)算 ?異或運(yùn)算（ Y=A B） 異或運(yùn)算通常用符號(hào) “ ” 表示。其中，常見(jiàn)的有 與非門(mén)、或非門(mén)、與或門(mén)、與或非門(mén)、異或門(mén)、異或非門(mén) 等，這些門(mén)電路又稱(chēng) 復(fù)合門(mén)電路 。 其邏輯函數(shù)式是： Y=A 1 Y A 非門(mén) 常用邏輯電路 ?與非門(mén) 與非門(mén)是一個(gè)能夠完成邏輯與非運(yùn)算的多端輸入、單端輸出的邏輯電路。它能接收、保存和輸出邏輯信號(hào) 0和 1。一個(gè)觸發(fā)器就是一個(gè)一位寄存器。 寄存器 計(jì)數(shù)器 (Counter) 計(jì)數(shù)器也是由若干個(gè)觸發(fā)器組成的寄存器，它的特點(diǎn)是能夠把儲(chǔ)存在其中的數(shù)字加 1。工作時(shí)，用兩個(gè)單向三態(tài)門(mén)互斥的控制端信號(hào)來(lái)選通傳輸方向。設(shè)存儲(chǔ)單元的地址碼為 n位二進(jìn)制數(shù)，存儲(chǔ)單元的總數(shù)為 N個(gè)，則有 N=2n。 N位二進(jìn)制數(shù)有 2n個(gè)不同的編碼組合，所以，譯碼電路有 n個(gè)輸入端，就應(yīng)有 2n個(gè)輸 出端。這個(gè)選擇工作是由地址譯碼電路來(lái)完成的。 寄存器 譯碼器 微機(jī)中廣泛采用地址譯碼器對(duì)存儲(chǔ)器或者輸入 /輸出設(shè)備進(jìn)行選擇，操作其工作。當(dāng)部件不工作時(shí)，與總線(xiàn)相連的三態(tài)輸出電路處于高阻態(tài)，猶如與總線(xiàn)斷開(kāi)一樣，對(duì)總線(xiàn)不產(chǎn)生影響 . 三態(tài)門(mén)（三態(tài)寄存器） 寄存器 ?三態(tài)門(mén)“開(kāi)”或“關(guān)”的控制信號(hào)一般由微處理器發(fā)出。 寄存器 鎖存器：它是用以暫存某個(gè)數(shù)據(jù)，以便在適當(dāng)?shù)臅r(shí)間節(jié)拍將數(shù)據(jù)輸入或輸出到其它記憶元件中去。 基本觸發(fā)器具有下述特點(diǎn)：有兩個(gè)穩(wěn)定狀態(tài)和兩個(gè)互補(bǔ)的輸出；在輸入信號(hào)驅(qū)動(dòng)下，能可靠地確定其中任一種狀態(tài) 。 其邏輯函數(shù)式是： Y=A∨B ≥1 Y B A 或門(mén) 常用邏輯電路 ?異或門(mén) 異或門(mén)是一個(gè)能夠完成邏輯異或運(yùn)算的多端輸入、單端輸出的邏輯電路。 邏輯函數(shù)式是： Y=A∧B 或 Y=A?B ＆ Y B A 2輸入與門(mén) 常用邏輯電路 ?或門(mén) 或門(mén)是一個(gè)能夠?qū)崿F(xiàn)邏輯加運(yùn)算的、具有多端輸入而單端輸出的邏輯電路。邏輯代數(shù)的與、或、非三種基本運(yùn)算對(duì)應(yīng)有三種邏輯電路，分別把它們稱(chēng)為 與門(mén)、或門(mén)、非門(mén) 。它的運(yùn)算規(guī)則為 Y=0∧0=0 Y=1∧0=0 Y=0∧1=0 Y=1∧1=1 邏輯運(yùn)算 ?或運(yùn)算（ Y=A∨ B） “ 或 ” 運(yùn)算也稱(chēng)邏輯加法，常用符號(hào) “ +”或“ ∨ ” 表示。一個(gè)字節(jié)由 8個(gè)二進(jìn)制位組成 。 6 F V f v 7 BEL ETB 39。 ? 用七位二進(jìn)制數(shù)表示。 負(fù)數(shù)的補(bǔ)碼為 [X]補(bǔ) =[X]反 +1 例、 [0110100]補(bǔ) =11
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1