用fpga實現(xiàn)fft算法(文件)
【正文】 數(shù)據(jù)點輸入一脈沖信號)，一方面，外部數(shù)據(jù)存入存儲器1中，同時通過控制模塊的控制，讀出存儲器1中的前段N點數(shù)據(jù)和Rom表中的因子及相關控制信號送入運算核心模塊進行各個Pass的運算，每個Pass的輸出都存入存儲器2中，最后一個Pass的計算結果存入存儲器2中，并在下一個啟動頭到來后，輸出計算結果。顯然在fap fin時，在N點內(nèi)可完成FFT運算。而使用基8時計算時鐘fa= fa0便可完成，基16時為fa0的1/4。當然，可以直接實現(xiàn)基16/8復用模塊，但用FPGA很難解決復雜度和成本問題。浮點、塊浮點和定點FFT 根據(jù)運算過程中對數(shù)據(jù)位數(shù)取位和表示形式的不同，可以將FFT分為浮點FFT、塊浮點FFT和定點FFT。而定點則是所有計算過程中都是定點運算，如果各個Pass的截位規(guī)則不適當，很容易出現(xiàn)溢出，必須要有溢出控制。塊浮點由于每個Pass(包括最后輸出前)結束后有一統(tǒng)計控制過程，延時較大，但是可以保證不溢出而且電路又相對浮點來說簡單得多。如果輸入在頻域集中于幾個點上或者對精度要求一般，可以慢速處理，可以采用塊浮點運算，就能夠保證這幾點的信噪比，而忽略其他點處的信噪比。如果要求精度，并且要解決頻域很高的單頻干擾，就必須使用浮點的FFT，使用數(shù)據(jù)位數(shù)很大的定點和塊浮點也能解決這個問題，但位數(shù)的確定十分困難。 浮點運算沒有溢出，信號平均信噪比高，但由于因子的運算必然導致電路復雜，實現(xiàn)困難?！ 「↑cFFT是基于數(shù)據(jù)表示為浮點的基礎之上的，即數(shù)據(jù)是由一純小數(shù)和一因子組成，輸入要轉成純小數(shù)和因子的浮點表示形式，所有計算過程中保存應得計算結果大小，而輸出要變成所需大小的定點表示形式?！ ∵\算結果的精度直接與計算過程中數(shù)據(jù)和因子位數(shù)(浮點算法)相關，如果中間計算的位數(shù)、存儲數(shù)據(jù)位數(shù)和Rom表中的位數(shù)越大，輸出精度就越大。由上面的分析可以得出結論，如果計算使用的基越大，完成速度
畢業(yè)設計相關推薦
鄂ICP備17016276號-1