數(shù)電-習(xí)題答案(文件)
【正文】 Y: 001000001 解答： 1. 可重疊的 101序列檢測(cè)器 Mealy 機(jī)的化簡后的狀態(tài) /輸出表 X 0 1 S INIT X1 X10 INIT,0 X10,0 INIT,0 S*， Y X1,0 X1,0 X1,1 解答： 2. 可重疊的 101序列檢測(cè)器 Moore 機(jī)的的狀態(tài) /輸出表 X 0 1 S INIT X1 X10 X101 INIT X10 INIT X10 S* X1 X1 X101 X1 Y 0 0 0 1 后面步驟略。 后面步驟略。 Y2_L=(A’ (B’)’ C’)’ 當(dāng) ABC從 111變?yōu)?000時(shí)， Y2_L為： ABC A’C’ (B’)’ Y2_L=(A’ (B’)’ C’)’ Y2_L輸出的尖峰脈沖寬度為 10ns. 第 8章 習(xí)題答案 Q3Q2Q1Q0 0011 0001 1000 0100 0110 1101 1110 1111 0010 1001 1100 1011 0101 1010 0111 狀態(tài)圖： 10S E R I N X X??第 8章 習(xí)題答案 即 414計(jì)數(shù)， 01001110 74X163 2 1 9 7 10 3 4 5 6 14 13 12 11 15 CLK CLR LD ENP ENT A B C D QA QB QC QD RCO CLOCK +5V Q0 Q1 Q2 Q3 第 8章 習(xí)題答案 Design a modulo129 counter using only two 74x163s and no additional gates. Solution : 計(jì)數(shù)順序?yàn)? 128， 129， 130， …… ， 255， 0，128， 129， 138， ……, 即 10000000 10000001 10000010 …… 11111111 00000000 實(shí)現(xiàn)方法： 4位的 74X163的 RCO連接到高 4位的 74X163的 ENP和 ENT端，即當(dāng)?shù)?4位計(jì)數(shù)到 1111時(shí)，下一個(gè)clock到來，新狀態(tài)的高 4位加 1. Q7作為兩片 74X163的LD_L輸入，因?yàn)榍?128個(gè)狀態(tài)1000000011111111中， Q7始終為1，僅有最后一個(gè)狀態(tài) 00000000中，Q7才為 0，當(dāng) Q7為 0時(shí)，就完成置數(shù)的工作，即新狀態(tài)為 10000000.從而最終實(shí)現(xiàn) 1000000000000000的計(jì)數(shù)。分別是： Y0=Q3’Q2’Q1’Q0’ Y1=Q3’Q2’Q1’Q0 Y2=Q3’Q2’Q1Q0 Y3=Q3’Q2Q1Q0 Y4=Q3Q2Q1Q0 Y5=Q3Q2Q1Q0’ Y6=Q3Q2Q1’Q0’ Y7=Q3Q2’Q1’Q0’ 補(bǔ)充習(xí)題： 1 用 D觸發(fā)器設(shè)計(jì) “ 000”序列檢測(cè)器 . （注意： Moore機(jī)與Mealy機(jī)設(shè)計(jì)的區(qū)別） 解 ： 1）狀態(tài)定義 ， 設(shè) A為輸入變量， Z為輸出變量。 補(bǔ)充習(xí)題： 1 用 D觸發(fā)器設(shè)計(jì) “ 000”序列檢測(cè)器 . 3）化簡后的狀態(tài) /輸出表 A S 0 1 STA A0 A00 S*， Z A0， 0 STA， 0 A00， 0 STA， 0 A00， 1 STA， 0 4）狀態(tài)編碼。 CLK CLR S1 S0 LIN D QD C QC B QB A QA RIN 74x194 +5V CLOCK RESET_L A 74x138 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Z +5V G1 G2A G2B 補(bǔ)充習(xí)題： 3. 用計(jì)數(shù)器和多路復(fù)用器實(shí)現(xiàn) “ 01111110”序列發(fā)生器。 解 : 2) 確定轉(zhuǎn)移方程和輸出方程 Q1Q0 00 01 11 10 00 01 11 10 d 1 Q1*=MQ2+M’Q1’Q0+M’Q1Q0’+MQ1Q0 MQ2 1 d d d d d 1 1 補(bǔ)充習(xí)題： 4. 用 D觸發(fā)器設(shè)計(jì)一個(gè)五進(jìn)制加 /減計(jì)數(shù)器，進(jìn)位 /借位輸出為C，控制位 M=0時(shí)，加法計(jì)數(shù)； M=1時(shí)，減法計(jì)數(shù)。 4）畫出電路圖。 74X160 2 1 9 7 10 3 4 5 6 14 13 12 11 15 CLK CLR LD ENP ENT A B C D QA QB QC QD RCO 1 CLOCK 解：該電路的計(jì)數(shù)順序是從 000到 101。 第 9章 習(xí)題答案 假設(shè)兩個(gè) 8位二進(jìn)制數(shù) A[7： 0]和 B[7： 0]相乘， 結(jié)果為 C[15： 0]. 所以 ROM的大小為 216 16。 A0 A18 OE_L A19 I/O0 I/O7 IO0 IO1…… IO 7 HM628512 A0 … A18 WE OE CS IO0 IO1…… IO 7 HM628512 A0 … A18 WE OE CS WE_L I/O1 若需要 2片 HM628512SRAM進(jìn)行字?jǐn)U展。要設(shè)計(jì) 2M 8的 SRAM，則需要 4片 HM628512SRAM進(jìn)行字?jǐn)U展。 74X160 2 1 9 7 10 3 4 5 6 14 13 12 11 15 CLK CLR LD ENP ENT A B C D QA QB QC QD RCO 1 CLOCK 解：該電路的計(jì)數(shù)順序是從 0011到 1000。 解： 74X160是帶異步清零端的十進(jìn)制計(jì)數(shù)器。 解 : 2) 確定轉(zhuǎn)移方程和輸出方程 Q1Q0 00 01 11 10 00 01 11 10 d 1 C=Q2+MQ1’Q0’ MQ2 d d d d d 1 1 補(bǔ)充習(xí)題： 4. 用 D觸發(fā)器設(shè)計(jì)一個(gè)五進(jìn)制加 /減計(jì)數(shù)器，進(jìn)位 /借位輸出為C，控制位 M=0時(shí)，加法計(jì)數(shù)； M=1時(shí)，減法計(jì)數(shù)。 解 : 1) 畫出轉(zhuǎn)移輸出表 M Q2Q1Q0 Q2*Q1*Q0* C 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 1 1 0 0 0 1 1 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 1 0 0 0 1
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1