微機(jī)原理及接口技術(shù)課件chap7-(文件)
【正文】 循環(huán) 延遲指定的時(shí)間 ? 缺點(diǎn)： CPU占用率？延時(shí)精度？兼容？ ? 硬件方法：定時(shí) /計(jì)數(shù)器電路 ? 利用 脈沖計(jì)數(shù) 在設(shè)定的時(shí)間輸出定時(shí)信號(hào) ● 8253是一種硬件定時(shí) /計(jì)數(shù)器芯片 21:43:54 7 一、外部引線(xiàn)及內(nèi)部結(jié)構(gòu) ? 8253概貌 ? 3個(gè) 16位的定時(shí) /計(jì)數(shù)器（通道） ? 24引腳雙列直插式 ? 最高計(jì)數(shù)頻率 2MHz ? TTL電平兼容 ? 單電源 +5V供電 8D 0D 1D 2D 3D 4D 5D 6D 7RDWRA 0A 1CS76543212223192021911101514131816172412CLK 0GATE 0OUT 0CLK 1GATE 1OUT 1CLK 2GATE 2OUT 2V CC地21:43:54 8 外部引線(xiàn)及內(nèi)部結(jié)構(gòu) DB D7D0 8253 A1 A0 WR RD CS 通道 2 通道 1 通道 0 CLK0 GATE0 OUT0 CLK1 GATE1 OUT1 CLK1 GATE1 OUT1 A1 A0 IOW IOR 片選信號(hào) 21:43:54 9 外部引線(xiàn)及內(nèi)部結(jié)構(gòu) 連接 系統(tǒng)端 的主要引線(xiàn)： ?D7～ D0 ?CS ?RD ?WR ?A1， A0 ? 用于選擇四個(gè)編址部件之一 引線(xiàn)結(jié)構(gòu) A1 A0 選 擇 0 0 計(jì)數(shù)通道 0 0 1 計(jì)數(shù)通道 1 1 0 計(jì)數(shù)通道 2 1 1 控制寄存器 21:43:54 10 外部引線(xiàn)及內(nèi)部結(jié)構(gòu) 計(jì)數(shù)通道 的主要引線(xiàn) （每通道均相同）： ?CLKn 時(shí)鐘脈沖輸入，計(jì)數(shù)器的計(jì)時(shí)基準(zhǔn)。 （ n = 0～ 2） 21:43:54 11 8253的內(nèi)部結(jié)構(gòu) W RA0A1C S數(shù) 據(jù)總 線(xiàn) 緩沖 器讀 / 寫(xiě)邏 輯控 制寄 存 器計(jì) 數(shù) 器0計(jì) 數(shù) 器1計(jì) 數(shù) 器2G A T E1D0D7~R DC L K1O U T1C L K2G A T E2O U T2C L K0G A T E0O U T0片內(nèi)總線(xiàn)編址部件 0 編址部件 1 編址部件 2 編址部件 3 21:43:54 12 編程結(jié)構(gòu) — 程序員的觀點(diǎn) ? 計(jì)數(shù)器 (3個(gè) )—— 包括 ? 控制寄存器 —— 存放控制命令字（只寫(xiě)） ? 占用 4個(gè)地址 — 3個(gè)計(jì)數(shù)器， 1個(gè)控制寄存器 16位初值寄存器 16位計(jì)數(shù)寄存器 （減法計(jì)數(shù)器） 21:43:54 13 定時(shí) /計(jì)數(shù)的工作過(guò)程 1. 設(shè)置 8253的工作方式 2. 設(shè)置計(jì)數(shù)初值到初值寄存器 3. 第一個(gè) CLK信號(hào)使初值寄存器的內(nèi)容置入 計(jì)數(shù)寄存器 4. 以后每來(lái)一個(gè) CLK信號(hào)，計(jì)數(shù)寄存器減 1 5. 減到 0時(shí)， OUT端輸出一特殊波形的信號(hào) 注：以上計(jì)數(shù)過(guò)程中還受到 GATE信號(hào)的控制 21:43:54 14 二、計(jì)數(shù)啟動(dòng)方式 軟件啟動(dòng)過(guò)程
外語(yǔ)相關(guān)推薦
鄂ICP備17016276號(hào)-1