【正文】 口，將具體的硬件端口操作屏蔽起來(lái)?；赑C的開(kāi)放式CNC系統(tǒng)的硬件結(jié)構(gòu)必須全面支持開(kāi)放式系統(tǒng)的互操作性、移植性、互換性、可擴(kuò)展性等開(kāi)放理念，有利于系統(tǒng)的集成、更新、維護(hù)和向新技術(shù)的遷移。 專(zhuān)用CNC采用自行定義的總線規(guī)范，其技術(shù)細(xì)節(jié)往往是不公開(kāi)的，給系統(tǒng)擴(kuò)展和升級(jí)帶來(lái)極大的不便?？偩€規(guī)定了處理各部件或個(gè)子系統(tǒng)之間相互通訊的標(biāo)準(zhǔn)接口，使不同時(shí)期、不同廠家的部件都可以通過(guò)總線組合在一起，為用戶根據(jù)自己的應(yīng)用要求選配系統(tǒng)的組成提供方便，為用戶系統(tǒng)的升級(jí)換代提供可能。串行總線有：通用串行總線 USB及各種現(xiàn)場(chǎng)總線，如CAN總線，Profibus總線等。所以在CNC系統(tǒng)中，可供選擇的開(kāi)放總線主要有工SA, PCI、及CAN等。線性突發(fā)傳輸可確保總線不斷滿載數(shù)據(jù)，故能更有效地運(yùn)用總線的帶寬去傳送數(shù)據(jù)，以減少無(wú)謂的地址操作。 4)采用總線主控和同步操作。這樣用戶可以隨意增添外圍設(shè)備， 以擴(kuò)充電腦系統(tǒng)而不必?fù)?dān)心在不同時(shí)鐘頻率下會(huì)導(dǎo)致性能的下降。 PCI總線在開(kāi)發(fā)時(shí)預(yù)留了充足的發(fā)展空間，支持64位地址/數(shù)據(jù)多路復(fù)用，可將系統(tǒng)的數(shù)據(jù)傳輸速率提高到264Mbit/so 由此可以提高數(shù)控控制系統(tǒng)的傳輸速度，提高數(shù)控系統(tǒng)的實(shí)時(shí)特性。 總線信號(hào)基本引腳類(lèi)型功能CLKIN系統(tǒng)時(shí)鐘AD[31：00]T/S地址和數(shù)據(jù)復(fù)用信號(hào)線信號(hào)C/BD[3：00]T/S總線命令和地址性能信號(hào)PART/S奇偶效驗(yàn)信號(hào)FRAMES/T/S指示總線起始和終止IRDYS/T/S主設(shè)備準(zhǔn)備好信號(hào)TRDYS/T/S目標(biāo)設(shè)備準(zhǔn)備好信號(hào)STORS/T/S目標(biāo)設(shè)備要求終止當(dāng)前信號(hào)傳輸DEVSERS/T/S目標(biāo)設(shè)備選取信號(hào)IN為輸入信號(hào)。包括:內(nèi)存讀、寫(xiě)。根據(jù)不同的讀寫(xiě)操作，將選擇不同的地址空間。PCI總線上所有目標(biāo)設(shè)備對(duì)地址進(jìn)行譯碼，地址對(duì)應(yīng)設(shè)備通過(guò)置DEVSEL信號(hào)有效來(lái)響應(yīng)傳送周期。而且由于AD由主設(shè)備驅(qū)動(dòng)轉(zhuǎn)成目標(biāo)設(shè)備驅(qū)動(dòng)，所以在目標(biāo)設(shè)備驅(qū)動(dòng)信號(hào)之前，AD要保持1個(gè)系統(tǒng)時(shí)鐘周期的三態(tài)，以便完成轉(zhuǎn)換。 空閑期( IDEL PHASE)是指沒(méi)有總線操作的時(shí)段，此時(shí)FRAME和3RDY無(wú)效。在數(shù)據(jù)傳輸?shù)倪^(guò)程中，總線的主控設(shè)備和目標(biāo)設(shè)備都可以終止當(dāng)前的總線操作。其他總線傳輸協(xié)議不同，PCI總線不使用單獨(dú)的信號(hào)線和命令來(lái)定義突發(fā)方式的進(jìn)行，而是通過(guò)FRAME和IRDY信號(hào)時(shí)序的變化使單個(gè)數(shù)據(jù)的傳輸自然地轉(zhuǎn)成突發(fā)方式。如果FRAME仍保持有效，則該方式為突發(fā)方式。 中斷確認(rèn)周期可以認(rèn)為是一個(gè)特殊的讀操作，主設(shè)備為HOST/PCI橋路，目標(biāo)設(shè)備為含有中斷控制器的PCI總線設(shè)備。其主要特點(diǎn)如下[7]。 4)可以按單個(gè)讀或突發(fā)讀方式操作。PCI總線規(guī)則并沒(méi)有給中央仲裁器建立1個(gè)明確的協(xié)議，它要求中央仲裁器支持一個(gè)合理的算法，給每個(gè)PCI主設(shè)備確立獲得總線控制權(quán)的等待時(shí)間。 2)被授予總線所有權(quán)的主設(shè)備應(yīng)在8個(gè)CLK(推薦為23個(gè))周期內(nèi)，驅(qū)動(dòng)AD[31:00」和CBE[3:00〕信號(hào)線至1個(gè)穩(wěn)定電平。t2)當(dāng)前主設(shè)備處子空閑期(和IDRY均無(wú)效)，它將立刻交回所有權(quán)。 如果總線不是在空閑狀態(tài)，1個(gè)主設(shè)備的GNT無(wú)效和下1個(gè)主設(shè)備的GNT有效之間至少應(yīng)有1個(gè)CLK周期，否則會(huì)在AD和PAR信號(hào)線上出現(xiàn)時(shí)序沖突。 CAN總線原理與特點(diǎn)1. CAN總線技術(shù)概述 CAN是控制器局域網(wǎng)(CAN， Controller Area Network)的簡(jiǎn)稱(chēng)，屬于現(xiàn)場(chǎng)總線地范疇。 CAN總線的主要特點(diǎn): 1) CAN總線地通訊速率為1Mbps/40m和5Kbps/10km，節(jié)點(diǎn)數(shù)可達(dá)110個(gè)，傳輸介質(zhì)為雙絞線或光線； 2) CAN可以實(shí)現(xiàn)全分布式多機(jī)系統(tǒng)，且無(wú)主從機(jī)之分，每個(gè)節(jié)點(diǎn)均可在任何時(shí)刻主動(dòng)向網(wǎng)絡(luò)上地其他節(jié)點(diǎn)發(fā)送信息，可采用點(diǎn)對(duì)點(diǎn)、一點(diǎn)對(duì)多點(diǎn)及全局廣播等幾種方式傳送數(shù)據(jù)。由于CAN總線的優(yōu)良特性，得 到了國(guó)際上許多大公司的支持，使硬件接口簡(jiǎn)單、編程方便、系統(tǒng)構(gòu)成容易。網(wǎng)絡(luò)的物理層和鏈路層的功能由CAN接口器件完成，而應(yīng)用層的功能則由應(yīng)用系統(tǒng)的處理器來(lái)完成。遠(yuǎn)程幀是在網(wǎng)絡(luò)上的接受節(jié)點(diǎn)需要尋址數(shù)據(jù)源時(shí)才向總線發(fā)出的，以啟動(dòng)源節(jié)點(diǎn)發(fā)幀結(jié)束ACK場(chǎng)CRC場(chǎng)數(shù)據(jù)場(chǎng)控制場(chǎng)仲裁場(chǎng)幀起始圖32 CAN的數(shù)據(jù)幀送各自的數(shù)據(jù)。 基于上述問(wèn)題，由于CAN總線屬于現(xiàn)場(chǎng)總線的一種，所以它具有現(xiàn)場(chǎng)總線的特征。 3) CAN可以實(shí)現(xiàn)遠(yuǎn)程數(shù)據(jù)請(qǐng)求。 6) CAN節(jié)點(diǎn)有能力識(shí)別永久性故障和短暫擾動(dòng)，且故障節(jié)點(diǎn)在錯(cuò)誤嚴(yán)重時(shí)會(huì)自動(dòng)切斷與總線的聯(lián)系。 9) 以N總線用戶接口簡(jiǎn)單，編程方便，配置靈活，很容易構(gòu)成用戶系統(tǒng)。要求對(duì)各種信號(hào)進(jìn)行實(shí)時(shí)的處理，因此運(yùn)動(dòng)控制卡對(duì)微處理器性能要求如下[9]： 1)微處理器計(jì)算速度足夠快。微處理器的片內(nèi)ROM足夠存放運(yùn)動(dòng)控制卡的算法程序，管理程序，論斷程序，RAM應(yīng)足以存放計(jì)算中間的數(shù)據(jù)。 6)從開(kāi)發(fā)，設(shè)計(jì)和應(yīng)用的角度出發(fā)，希望所選用的微處理器具有豐富的指令系統(tǒng)，由成熟的開(kāi)發(fā)系統(tǒng)，便于開(kāi)發(fā)，同時(shí)要在性能價(jià)格上均衡考慮。與RISC(精簡(jiǎn)指令集)和CISC(復(fù)雜指令集)微處理器相比，DSP有許多為高速數(shù)學(xué)運(yùn)算所進(jìn)行的結(jié)構(gòu)優(yōu)化。此外，DSP高速和強(qiáng)大的運(yùn)算能力，可使系統(tǒng)采樣頻率的提高不有障礙，從而提高了某些數(shù)字控制系統(tǒng)的性能。 DSP實(shí)際上是哈佛(Harvard)結(jié)構(gòu)的微處理器，采用RISC(精簡(jiǎn)指令集)，其速度可達(dá)20MIPSV1000MIPS(兆次指令每秒)，可實(shí)現(xiàn)各種實(shí)時(shí)性要求很高的算法。 與一般微處理器不同，DSP內(nèi)部一般采用的是哈佛(HarVar)體系結(jié)構(gòu)。 （2）多處理單元 DSP內(nèi)部一般都包括多個(gè)處理單元，如硬件乘法器(MUL ),累加器(CACC)、算術(shù)邏輯單元(AsU),輔助算術(shù)單元(ARAU)以及DMA控制器等。DSP的這種多處理單元結(jié)構(gòu)還表現(xiàn)在將一些特殊算法做成硬件以提高速度，如典型的FFT的位反轉(zhuǎn)尋址等。DSP的流水線操作是指它的這幾個(gè)階段在程序執(zhí)行過(guò)程中是重疊的。特別是當(dāng)設(shè)計(jì)的算法需要連續(xù)的乘、加運(yùn)算時(shí)，這種結(jié)構(gòu)的優(yōu)越性就可得到充分的體現(xiàn)。一般而言，典型的CNC系統(tǒng)應(yīng)該包含以下幾個(gè)模塊:運(yùn)動(dòng)控制模塊、PMC模塊、基于輸入輸出模塊、圖形控制模塊、通信控制模塊等。 傳統(tǒng)的基于總線的模塊化設(shè)計(jì)方法提供的是一種基于物理信號(hào)的硬件模塊集成方法。基于這種方法，任何硬件設(shè)備模塊都可以由其開(kāi)發(fā)商提供驅(qū)動(dòng)程序，用于實(shí)現(xiàn)模塊功能等應(yīng)用性能的高層次封裝，模塊及其驅(qū)動(dòng)程序作為一個(gè)整體共同完成模塊功能的實(shí)現(xiàn)與控制。 近年來(lái)，PC機(jī)性能提高很快。編程終端等。因此，將PC引入CNC系統(tǒng)，可以持續(xù)直接吸收計(jì)算機(jī)技術(shù)的最新成果，始終保持CNC技術(shù)與PC技術(shù)的同步發(fā)展。同時(shí)它有32K字節(jié)的閃速存儲(chǔ)器(Flash)。 2407有一個(gè)JTAG掃描邏輯電路()，用于仿真和測(cè)試。[18] 目前世界上有兩種方法可以實(shí)現(xiàn)PCI總線協(xié)議的方法。此外它還可以與處理器內(nèi)部掃描邏輯電路接口，從而訪問(wèn)所有的片內(nèi)資源。DAMRM在一個(gè)機(jī)器周期內(nèi)可以被訪問(wèn)兩次，這種存儲(chǔ)器主要用于存儲(chǔ)數(shù)據(jù)。PC系統(tǒng)地這些特點(diǎn)已經(jīng)具備了開(kāi)放系統(tǒng)地基本特征，因此正在成為開(kāi)放體系結(jié)構(gòu)CNC系統(tǒng)的一個(gè)熱門(mén)的基本載體。都可以迎刃而解，使CNC系統(tǒng)的設(shè)計(jì)、制造大為簡(jiǎn)化，開(kāi)發(fā)和生產(chǎn)成本大大降低。 PC的硬件、軟件資源十分豐富，各種應(yīng)用功能不斷升級(jí)和增強(qiáng)，特別是PC的軟硬件平臺(tái)為CNC系統(tǒng)向開(kāi)放體系結(jié)構(gòu)發(fā)展奠定了堅(jiān)實(shí)的基礎(chǔ)。應(yīng)用這種方法不僅可以方便地實(shí)現(xiàn)基于統(tǒng)一地模塊功能接口協(xié)議的高層次模塊化集成與互操作，而且模塊的劃分與實(shí)現(xiàn)可以更加靈活，系統(tǒng)的集成結(jié)構(gòu)可拓?fù)?，集成方法更?jiǎn)潔。然而這種互操作層次太低，模塊間交互的協(xié)議不僅瑣碎而且專(zhuān)用性強(qiáng)、可讀性差，應(yīng)用及其不方便。如何才能使來(lái)自不同廠家、采用不同實(shí)現(xiàn)方法的功能模塊能夠集成起來(lái)，相互協(xié)作，共同實(shí)現(xiàn)統(tǒng)一的功能，這是模塊化開(kāi)放體系結(jié)構(gòu)的CNC系統(tǒng)必須解決的重要問(wèn)題。 （4）硬件乘法器 在通用的微處理器中，乘法指令是由一系列加法來(lái)實(shí)現(xiàn)的，幾乎所有的DSP內(nèi)部都有硬件乘法器，硬件乘法器的功能就是在單周期內(nèi)完成一次乘法運(yùn)算，這是DSP實(shí)現(xiàn)快速運(yùn)算的重要保障，尤其是在大多數(shù)信號(hào)處理算法及一些復(fù)雜控制算法中，如卷積、濾波等，己有一些MCU廠商將乘法器集成在其內(nèi)部，但要真正實(shí)現(xiàn)類(lèi)似DSP的高速性能，還需要內(nèi)部的上述其它幾個(gè)特征相配合。正是利用這種流水線機(jī)制，保證DSP的乘法、加法及乘加運(yùn)算可以在一個(gè)單周期內(nèi)完成。DSP廣泛采用流水線以減少指令執(zhí)行時(shí)間，從而增強(qiáng)了處理器的處理能力。例如，當(dāng)完成一個(gè)乘法和累加的同時(shí)，輔助算術(shù)單元已經(jīng)完成了下一個(gè)地址的尋址工作，為下一次的運(yùn)算做好了充分的準(zhǔn)備。與此相對(duì)應(yīng)，系統(tǒng)中設(shè)置了至少四套總線:程序總線、數(shù)據(jù)總線、程序的地址總線、數(shù)據(jù)的數(shù)據(jù)總線和數(shù)據(jù)的地址總線。在這種結(jié)構(gòu)中，指令、數(shù)據(jù)、地址存儲(chǔ)在同一存儲(chǔ)器中，統(tǒng)一編址，靠指令計(jì)數(shù)器提供的地址來(lái)區(qū)分取出的是數(shù)據(jù)、地址還是指令。在高速控制中，DSP可進(jìn)行通常的位置檢測(cè)以及高速數(shù)據(jù)傳送，還可以在閉環(huán)控制中對(duì)控制信號(hào)的調(diào)節(jié)、濾波、高速運(yùn)算等，ASP既可以代替數(shù)字控制器，又可以代替模擬信號(hào)處理硬件，完成與主處理器的通訊。目前國(guó)外DSP的應(yīng)用已經(jīng)由上述領(lǐng)域發(fā)展到機(jī)電控制領(lǐng)域。此外它片內(nèi)外圍齊全，幾乎不需要擴(kuò)展，就可以組成最小應(yīng)用系統(tǒng)。保證對(duì)運(yùn)動(dòng)控制卡中的各種信號(hào)處理和控制的實(shí)時(shí)性。 2)微處理器計(jì)算字長(zhǎng)和存儲(chǔ)字長(zhǎng)足夠長(zhǎng)，這樣減少運(yùn)動(dòng)控制卡的盆化誤差。 DSP芯片原理 微處理器在運(yùn)動(dòng)控制卡上工作，要實(shí)現(xiàn)實(shí)時(shí)輸入數(shù)據(jù)，根據(jù)位控規(guī)律進(jìn)行實(shí)時(shí)計(jì)算、處理、邏輯判斷和存儲(chǔ)，最后實(shí)時(shí)輸出數(shù)據(jù)。這樣的報(bào)文將失效，并自動(dòng)進(jìn)行重新發(fā)送。 4) CAN總線報(bào)文傳輸不含目標(biāo)地址，以全網(wǎng)廣播為基礎(chǔ)，各個(gè)接收站根據(jù)報(bào)文中反映數(shù)據(jù)性質(zhì)的標(biāo)識(shí)符過(guò)濾報(bào)文，決定是否接收，其優(yōu)點(diǎn)在于可實(shí)現(xiàn)在線上網(wǎng)(下網(wǎng))、即插即用和多點(diǎn)接收。 2) 采用非破壞性總線優(yōu)先級(jí)仲裁技術(shù)，當(dāng)兩個(gè)節(jié)點(diǎn)同時(shí)向網(wǎng)絡(luò)上發(fā)送消息時(shí)，優(yōu)先級(jí)低的節(jié)點(diǎn)主動(dòng)停止發(fā)送數(shù)據(jù)，而優(yōu)先級(jí)高的節(jié)點(diǎn)可以不受影響地繼續(xù)發(fā)送信息，有效避免了總線沖突。 出錯(cuò)指示幀是當(dāng)網(wǎng)絡(luò)上的接受節(jié)點(diǎn)檢測(cè)到總線上的報(bào)文出錯(cuò)時(shí)向總線發(fā)出的一組錯(cuò)誤指示信息，通知發(fā)送方當(dāng)前報(bào)文未被正確接受，重新發(fā)送當(dāng)前報(bào)文超載幀用于通知網(wǎng)絡(luò)上的節(jié)點(diǎn)目前接受節(jié)點(diǎn)正忙或總線正忙，請(qǐng)各節(jié)點(diǎn)暫緩發(fā)送。數(shù)據(jù)幀用于各個(gè)節(jié)點(diǎn)之間的傳送數(shù)據(jù)或指令。為適應(yīng)系統(tǒng)設(shè)計(jì)的開(kāi)放性要求，CAN總線的通信網(wǎng)絡(luò)依照開(kāi)放系統(tǒng)互聯(lián)規(guī)范，按層次結(jié)構(gòu)設(shè)置。 4) CAN總線地報(bào)文采用短幀的結(jié)構(gòu)，每幀信息都有CRC校驗(yàn)以及其他檢錯(cuò)措施，使數(shù)據(jù)出錯(cuò)率極低，平均誤碼率小于1013，可靠性極高； 5)當(dāng)節(jié)點(diǎn)出現(xiàn)嚴(yán)重的錯(cuò)誤時(shí)，具有自動(dòng)關(guān)閉總線的功能，切斷它與總線的聯(lián)系，可使總線上的其他操作不受影響。 CAN總線是一種典型地串行總線地結(jié)構(gòu)形式，以半雙工的方式工作，采用基于數(shù)據(jù)的傳輸方式，消息可以在任何時(shí)候由任何節(jié)點(diǎn)發(fā)送到空閑地總線上，并被其他所有節(jié)點(diǎn)接受、判斷后決定是否應(yīng)用這個(gè)消息。再者，使用RS422/485接口的通信網(wǎng)工作在主/從模式，主節(jié)點(diǎn)成為系統(tǒng)的瓶頸，一旦主節(jié)點(diǎn)出故障，會(huì)導(dǎo)致整個(gè)通信系統(tǒng)的癱瘓。但在1個(gè)操作周期時(shí)如果發(fā)生重試、斷開(kāi)、目標(biāo)設(shè)備故障引起的操作終止，REQ必須置為無(wú)效。 3)當(dāng)一個(gè)主設(shè)備擁有總線所有權(quán)時(shí)(REQ和。如果被授予總線所有權(quán)后(GNT有效)，主設(shè)備尚不能開(kāi)始總線操作，它應(yīng)放棄所有權(quán)，而由中央仲裁器重新仲裁。5. PCI總線仲裁[7] PCI總線結(jié)構(gòu)采用集中仲裁機(jī)制，每1個(gè)PCI主設(shè)備都有獨(dú)立的REQ(總線占用請(qǐng)求)和GNT(總線占用允許)2條信號(hào)線與中央仲裁器(central arbiter)相連。 2)響應(yīng)中斷確認(rèn)周期的PCI設(shè)備通過(guò)TRDY信號(hào)延長(zhǎng)周期，與其他傳送一樣，TRDY與主設(shè)備(HOSTlPCI橋路)的IRDY共同決定周期長(zhǎng)度。當(dāng)一個(gè)設(shè)備對(duì)總線提出申請(qǐng)之后，主CPU通過(guò)HOST/PCI橋路執(zhí)行一個(gè)中斷確認(rèn)周期。隨后的微傳送地址將根據(jù)這一基地址做相應(yīng)的增加得到。在數(shù)據(jù)期，當(dāng)PCI主設(shè)備準(zhǔn)備好接收或傳輸數(shù)據(jù)時(shí)，IRDY有效。目標(biāo)設(shè)備則通過(guò)設(shè)置STOP有效來(lái)請(qǐng)求終止，然后由主控設(shè)備來(lái)終止操作。 由于AD（6）們一直由總線主控設(shè)備驅(qū)動(dòng)，所以不需要周轉(zhuǎn)周期。當(dāng)FRAIvIE無(wú)效、IRDY有效時(shí)，說(shuō)明當(dāng)前的傳輸是最后1個(gè)數(shù)據(jù)的傳輸。對(duì)于寫(xiě)周期，,PCI總線主設(shè)備分別驅(qū)動(dòng)被寫(xiě)數(shù)據(jù)、有效字節(jié)信息和這些信號(hào)的校驗(yàn)至AD, C/BE和PAR信號(hào)線上。由PCT總線主設(shè)備驅(qū)動(dòng)AD和C/BE信號(hào)，并在1個(gè)系統(tǒng)時(shí)鐘周期之后，為這些信號(hào)線驅(qū)動(dòng)PAR信號(hào)有效[4]，C/BE上的命令類(lèi)型指出是哪一個(gè)地址空間和哪種具體操作。配制讀、寫(xiě)操作。為低電平有效。1. PC工總線物理協(xié)議以32位為例說(shuō)明有關(guān)的總線信號(hào)。由于PCI的設(shè)計(jì)是要輔助現(xiàn)有的擴(kuò)展總線標(biāo)準(zhǔn)，因此與ISA, E工SA及MCA總線完全兼容。 5)不受處理器的限制。 3)極小的存取延誤。PCI局部總線以331vIz的時(shí)鐘頻率操作，采用32位數(shù)據(jù)總線，數(shù)據(jù)傳輸速率可高達(dá)132Mbit/s，遠(yuǎn)超過(guò)以往的各種總線。在CNC系統(tǒng)中，可供選取的開(kāi)放總線有ISA, STD, VME, PCI以及CAN, Profibus等。因此，為了保證用戶產(chǎn)品的持久性、可升級(jí)性，能以最低的成本適應(yīng)技術(shù)的發(fā)展和用戶的需求變化、保護(hù)用戶的投資，適應(yīng)控制技術(shù)和計(jì)算機(jī)技術(shù)的瞬息萬(wàn)變，在組建系統(tǒng)的初期，選擇好的總線標(biāo)準(zhǔn)非常重要。 總線是一組信號(hào)線的集合，是一種傳送信息的公共通道，通常由數(shù)據(jù)總線信號(hào)、地址總線信號(hào)、控制總線信號(hào)、時(shí)鐘信號(hào)及電源信號(hào)組成。而系統(tǒng)硬件的開(kāi)放性不僅僅表現(xiàn)在公開(kāi)其硬件設(shè)計(jì)的技術(shù)細(xì)節(jié)和詳細(xì)結(jié)構(gòu)參數(shù)，更重要的是在于其結(jié)構(gòu)的可拓?fù)湫?，即允許用戶遵守一定的