pcb電源供電系統(tǒng)的分析與設(shè)計(jì)(文件)
【正文】 。在板上放置分立的去耦電容使得設(shè)計(jì)師可以靈活地調(diào)整電源供電系統(tǒng)的阻抗，實(shí)現(xiàn)較低的電源地噪聲。頻率再高，每個(gè)分立去耦電容的寄生電感以及板層和過孔的環(huán)路電感(電容至芯片)將會(huì)極大地降低去耦效果，僅僅通過PCB上放置分立的去耦電容是無法進(jìn)一步降低電源供電系統(tǒng)的輸入阻抗的。第一個(gè)諧振峰出現(xiàn)在600MHz到700MHz。 芯片內(nèi)的去耦是很有效的，但代價(jià)卻是要用去芯片內(nèi)寶貴的空間和消耗更多的漏電流。但顯然采用協(xié)同設(shè)計(jì)概念對(duì)整個(gè)系統(tǒng)、芯片封裝電路板的電源供電系統(tǒng)進(jìn)行優(yōu)化分析設(shè)計(jì)是將來發(fā)展的趨勢(shì)。 Manufacturing Magazine, . [4]Om, , Jin Zhao, Comparative Study on Effectiveness of OnChip, OnPackage and PCB Decoupling for Core Noise Reduction by Using Broadband Power Delivery Network Models, 55th Electronic Components amp。 參考文獻(xiàn) International Technology Roadmap for Semiconductors, 2005 Edition。但通常，PCB的設(shè)計(jì)師無法獲得芯片和封裝結(jié)構(gòu)的設(shè)計(jì)數(shù)據(jù)以及相應(yīng)的仿真軟件包。在包括了芯片電源供電系統(tǒng)后，芯片內(nèi)的去耦電容將那些高頻的諧振峰都去掉了，但同時(shí)卻引入了一個(gè)很弱的30MHz諧振峰，見綠線。到了GHz頻率范圍，芯片內(nèi)電源柵格之間的電容以及芯片內(nèi)的去耦電容是唯一的去耦解決方案。因此，對(duì)一個(gè)特定的設(shè)計(jì)尋求最佳的去耦解決方案，并使用合適的設(shè)計(jì)軟件以及進(jìn)行大量的電源供電系統(tǒng)的仿真模擬往往是必須的。 圖5：針對(duì)不同結(jié)構(gòu)仿真計(jì)算得到的輸入阻抗。 例子c的紅線，在板上放置了一些去耦電容后，那個(gè)200MHz的諧振峰被移到了很低的頻率處(20MHz)，并且諧振峰的峰值也降低了很多。此頻率的波長正對(duì)應(yīng)了電源地平板的尺寸。 b. 電源整流模塊用短路來模擬，沒有去耦電容放置在板上。 為了降低電源供電系統(tǒng)的阻抗，應(yīng)遵循以下一些設(shè)計(jì)準(zhǔn)則： 1. 降低電源和地板層之間的間距； 2. 增大平板的尺寸； 3. 提高填充介質(zhì)的介電常數(shù)； 4. 采用多對(duì)電源和地板層。從圖上可以看出，在板上沒有電源整流模塊時(shí)，在幾十兆的頻率范圍內(nèi)，平板的阻抗特性(紅線)和電容(藍(lán)線)一樣。為了比較，圖中還畫了一個(gè)純電容和一個(gè)純電感的阻抗特性。 圖4：三種設(shè)置情況下 Po
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1