【正文】 1Vout22GND3Vin4Vout15U4N C P 55 0 4C11uC21 00 uC31uV C C _3 . 3VV C C _1 . 25 VV C C _5 VD3L E DR 1 02 00123J P 1H E A D E R 3 圖 在硬件電路設計中，電源是電路能否正常工作的關鍵環(huán)節(jié)，也是最容易被忽略的環(huán)節(jié)。 3 基于 FPGA 的步進電機細分控制 基于 FPGA 的設計方法 自頂向下的設計方法 傳統(tǒng)的電子設計流程通常是自底向上的，即首先確定構成系統(tǒng)的最底層的電路模塊或元件的結構和功能，然后根據(jù)主系統(tǒng)的功能要求，將它們組合成更大的功能塊，使它們的結構和功能滿足高層系統(tǒng)的要求。在這個設計過程中的任一時刻，最底層目標器件的更換，或某些技術參數(shù)不滿足總體要求，或缺貨，或由于市場競爭的變化，臨時提出降低系統(tǒng)成本，提高運行速度等不可預測的外部因素，都將可能使前面的工作前 功盡棄。當今，自頂向下的設計方法己經(jīng)是 EDA 技術的首選設中北大學信息商務學院 2020 屆畢業(yè)設計說明書 第 16 頁 共 32 頁 計方法，是 CPLD 開發(fā)的主要設計手段。 應用 VHDL 進行自頂向下的設計，就是使用 VHDL 模型在所有綜合級別上對硬件設計進行說明、建模和仿真測試。因此，在設計周期中，要根據(jù)仿真的結果進行優(yōu)化和升級，以及對模型及時的修改，以改進系統(tǒng)或子系統(tǒng)的功能，更正設計錯誤，提高目標系統(tǒng)的工作速度，減小面積損耗，降低功耗和成本等，或者啟用新技術器件或新的 IP 核。此外隨著設計層次的降低，在低級別上使用高級別的測試包來測試模型也很重要并有效。 (2)建立 VHDL 行為模型，這一步是將設計說明書轉化為 VHDL 行為模型。這一階段可以利用 VHDL 仿真器 (如 Modelsim)對頂層系統(tǒng)的行為模型進行仿真測試，檢查模擬結果，繼而進行修改和完善。 (5)前端功能仿真。使用邏輯綜合工具將 VHDL 行為級描述轉化為機構化的門級電路。對 ASIC 的測試向量文件是綜合器結合含有版圖硬件特性的工藝庫后產生的，用于對 ASIC 的功能測試。主要將綜合產生的表達邏輯連接關系的網(wǎng)表文件，結構具體的目標硬件環(huán)境進行標準單元調用、布局、布線和滿足約束條件的結構優(yōu)化配置，即結構綜合。這是對最后完成的硬件系統(tǒng) (如 AsIC 或 CPLD)進行檢查和測試。 手工設計方法主要有以下缺點 :復雜電路的設計、調試十分困難。 EDA 工具之所以能夠完成各種自動設計過程，關鍵是有各類庫的支持 EDA 技術中最為矚目的功能，即最具現(xiàn)代電子設計技術特征的功能是日益強大的邏輯仿真測試技術。 面向 FPGA 的 EDA 開發(fā)流程 完整地了解利用 EDA 技術進行設計開發(fā)的流程對于正確地選擇和使用 EDA 軟件，優(yōu)化設計項目，提高設計效率十分有益。 （ 1）設計輸入 (原理圖 /HDL 文本編輯 ) 通常使用 EDA 工具的設計輸入可分為兩種類型 :圖形輸入與硬件描述語言文本輸入。 原理圖設計是一種類似于傳統(tǒng)電子設計方法的原理圖編輯輸入方式，即在 EDA軟件的圖形編輯界面上繪制能完成特定功能的電路原理圖。 然而，由于圖形設計方式并沒有得到標準化，不同的 EDA 軟件中的圖形處理工具對圖形的設計規(guī)則、存檔格式和圖形編譯方式都不同，因此圖形文件兼容性差，難以交換和管理。利用 HDL 綜合器對設計進行綜合是十分重要的一步，因為綜合過程將把軟件設計的 HDL 描述與硬件結構掛鉤，是將軟件轉化為硬件電路的關鍵步驟，是文字描述與硬件實現(xiàn)的一座橋梁。 （ 4）時序仿真與功能仿真 在編程下載前必須利用 EDA工具對適配生成的結果進行模擬測試，就是所謂的仿真。 （ 6）硬件測試 最后是將含有載入了設計的 FPGA 或 CPLD 的硬件系統(tǒng)進 行統(tǒng)一測試，以便最終驗證設計項目在目標系統(tǒng)上的實際工作情況，以排除錯誤，改進設計。 1975 年美國學者 首次在美國增量運動控制系統(tǒng)及器件年會上提出了步進電機步距角細分的控制方法。當改變控制波形表的數(shù)據(jù)、增加 計數(shù)器的位數(shù)，中北大學信息商務學院 2020 屆畢業(yè)設計說明書 第 23 頁 共 32 頁 提高技術精度，從而可以對步進電機的步進轉角進行任意細分，實現(xiàn)步進轉角的精確控制。 設矢量 TA、 TB、 TC、 TD為步進電機 A、 B、 C、 D 四相勵磁繞組分別通電時產生的磁場矢量 。 )時，電機的轉子轉過一個齒距，因此，步進電機的步距角 B? 可表示為 : MBrN?? ? ① 其中， rN 為步進電機的轉子齒數(shù)， M? 為步進電機運行時兩相鄰穩(wěn)定磁場之間的夾角。若四相步進電機按 A— B— C— D— A的順序輪流通電，即整步工作，磁場分四拍旋轉，每次電 流換向，步進電機將前進整步距角的 1/4， M? =90176。 如果半步工作狀態(tài) 下每拍前進的角度超過控制精度要求，則需要對步距角進行更進一步的細分。因此要使可達到的細分 數(shù)較大，就必須能控制步進電機各相勵磁繞組中的電流，使其按階梯上升或下降，即在零到最大相電流之間能有多個穩(wěn)定的中間電流狀態(tài)，相應的磁場矢量幅值也就存在多個中間狀態(tài)，這樣，相鄰兩相或多相的合成磁場的方向也將有多個穩(wěn)定的中間狀態(tài)。當轉子按照這個規(guī)律轉過 N 小步時，實際相當于它轉過一個步距角。圖 ?；蛘哒f，步距角的細分就是電機繞組電流的細分，從而可驅動步進電機平滑運行。這種細分驅動電路線路復雜，體積大，成本高，而且電路一旦制造出來就難以改變其細分數(shù)，缺乏柔性，因此目前己很少采用這種方法。根據(jù)末級功放管的工作狀態(tài)電機細分驅動電器可分為放大型和開關型兩種。 中北大學信息商務學院 2020 屆畢業(yè)設計說明書 第 26 頁 共 32 頁 開關型步進電機細分驅動電路中的末級功放管工作在開關狀態(tài)，從而使得晶體管上的功耗大大降低，克服了放大型細分電路中晶體管發(fā)熱嚴重的問題。 目前，最常用的開關型步進電機細分驅動電路有斬波式和脈 寬調制 (PWM)式兩種。由于電機繞組是一個感性負載，對電流有一定的濾波作用，而且脈寬調制電 路的調制頻率較高，一般大于 20 kHz，因此，雖然是斷續(xù)通電，但電機繞組中的電流還是較平穩(wěn)的。圖。由此可輸出周期性的 PWM 波形。 頂層原理圖設計 頂層設計由兩個模塊 256 和 2560 組成，分別控制一臺四相步進電機，管腳PWMCLK 為 PWM 計數(shù)器的計數(shù)脈沖， CLK 為波形 ROM 的地址計數(shù)器計數(shù)脈沖，脈沖頻率為 PWMCLK 脈沖頻率的 1/128， CSl， CS0 為步進電機控制片選信號輸入端， CSl=0 時，模塊 256 開始運行，控制第一臺步進電機， CS0=0 時，模塊 2560 開始運行，控制第二臺步進電機 (如要控制多臺步進電，可將 cs 設置成 2 位及兩位中北大學信息商務學院 2020 屆畢業(yè)設計說明書 第 28 頁 共 32 頁 以上的二進制 ) 。 PWM 控制模塊設計 256 內部結構與設計如圖 所示。對于每一相來說，當輸出數(shù)據(jù)為 0時，該相電流為 0，當輸出數(shù)據(jù)為 1 時，脈寬高電平占一個 PWM 周期的 1/128，當輸出數(shù)據(jù)為 2 時，脈寬高電平占一個 PWM 的 2/128，依次類推，當輸出數(shù)據(jù)為 128 時，整個 PWM 周期均輸出高電平。改變 ROM 中的數(shù)據(jù)，就可以改變一個計數(shù)周期中高低電平的比例，從而改變輸出信號的占空比，當電流增加時，各相電流由 0 經(jīng)過 N 均勻寬度和幅度的階梯上升至穩(wěn)定值 :當電流下降時，各中北大學信息商務學院 2020 屆畢業(yè)設計說明書 第 29 頁 共 32 頁 相電流又以同樣的階梯從穩(wěn)定值下降為零。波形數(shù)據(jù)為 32 位，共 1024 個 。只需用不同的規(guī)律進行地址選擇即可實現(xiàn)不同的細分。再經(jīng)過 16 拍從 AB 相轉到 B相，依此循環(huán)。 圖 圖中管腳 P展示的是從 LPM_ROM 輸出的數(shù)據(jù)，即 PWM 波形 ROM 的數(shù)據(jù)，首先，步進電機 A 相導通， B、 C、 D 相截止， P[31..0]輸出數(shù)據(jù)為 88000000H， A 相的數(shù)據(jù)為 88，其他相的數(shù)據(jù)為 0。具體的 A相數(shù)據(jù)變化如圖 所示。在系統(tǒng)設計過程中，力求硬件簡單，并充分發(fā)揮 VHDL 語言軟件編程靈活方便和 FPGA 快速的特點來滿足系統(tǒng)設計要求，同時大大縮短系統(tǒng)的開發(fā)時間和成本。 中北大學信息商務學院 2020 屆畢業(yè)設計說明書 第 32 頁 共 32 頁 5 總結 該系統(tǒng)以 FPGA 為核心部件，根據(jù)步進電機的工作原理，利用 EDA 技術實現(xiàn)了步進電機的細分驅動控制。電機中的磁場經(jīng)過 16 拍從 A相轉到了AB相。因此實現(xiàn)了步進電機的 32 細分控制。 Y[3]、 Y[2]、 Y[1]、 Y[0]分別為四相 步 進電機 A、 B、 C、 D相的控制端脈沖信號。截取 ROM 中的波形數(shù)據(jù)，部分數(shù)據(jù)如下圖 中數(shù)據(jù)所示 中北大學信息商務學院 2020 屆畢業(yè)設計說明書 第 30 頁 共 32 頁 圖 圖中所示數(shù)據(jù)由高到低位，每兩位十六進制數(shù)分別控制四相步進電機的 A、 B、C、 D 相，數(shù)據(jù)擺放順序為 A— AB— B— BC— C— CD— D— DA，十六進制數(shù)據(jù)由 00逐漸加一變化到 7F，再直接跳至 88，共 128 個數(shù)據(jù)，表示步進電 機的各相電流波形上升 128 個臺階，反之則下降 128個臺階。 圖 輸出細分電流信號采用 FPGA 中 ROM 查表法，通過在 不同地址單元內寫入不同的 PWM 數(shù)據(jù)，用地址選擇來實現(xiàn)不同通電方式下的可變步距細分。當 PWM 計 數(shù)器的計數(shù)值大于波形 ROM輸出數(shù)值時，比較器輸出高電平。元件 lpm_rom0 為 PWM 波形 ROM 存儲器，根據(jù)步進電機細分電流波形的要求，將各個時刻細分電流波形所對應的數(shù)值存放于波形 ROM中，由于此設計的最大細分數(shù)為 256 細分， lpm_rom0 表總長為 256x4=1024 個字節(jié) ，rom0 輸出的 32 位數(shù)據(jù) P[31..0]每八位二進制數(shù)控制一相，轉換成每 2 位 16進制數(shù)據(jù)作為步進電機各相電流的參考值，分別用于控制步進電機 A、 B、 C、 D 四相的工作電流。 模塊 256， 2560 為步進電機細分驅動的 PWM 控制模塊，模塊 2560 則在模塊 256上進行片選修改，實現(xiàn) CS0=0 時，模塊 2560 才啟動 ，同樣達到步進電機 1 的方向，移動與定位控制。通過對地址計數(shù)器進行控制，可以改變步進電機的旋轉方向、轉動速度、工作 /停止狀態(tài)。其中， PWM計數(shù)器在脈寬時鐘作用下遞增計數(shù)，產生階梯形上升的周期性的鋸齒波，同時加載到各數(shù)字比較器的一端； PWM 波形 ROM 輸出的數(shù)據(jù)A[3..0]、 B[3..0]、 C[3..0]、 D[3..0]分別加載到各數(shù)字比較器的另一端。因此，在此研究中，我們選用脈寬調制式細分驅動電路。這樣， D/A 輸出不同的控制電壓，繞組中將流過不同的電流值。因此該驅動電路一般用于輸出力矩較大的步進電機的驅動。甚至還可能由于晶體管的熱擊穿，使電路不能正常工作。步進電機細分驅動電路 大多數(shù)都采用數(shù)字控制。 為了對步進電機的相電流進行控制，從而達到細分步進電機步距角的目的，人們曾設計了多種步進電機的細分驅動電路。一相電流逐漸增大，另一相逐漸減小。通常采用電流矢量恒幅均勻旋轉的細分方法，即同時改變兩相電流 iA和 iB的大小，使電流合成矢量等幅均勻旋轉。當通電相的電流不馬上到達峰值，而斷電相的電流也不立刻降為零時，電機內部磁場為上兩相電流共同合成，而產生的磁場合力，會使轉子有一個新的平衡位置，這個新的平衡位置在原步距角的范圍內。因此，這樣可達到的細分數(shù)很有限。當電機以四相八拍方式