【正文】 在圖(b)中畫出CP作用下的Q0 Q1和Z的波形；2．分析Z與CP的關(guān)系。 (a) (b)解：(b)所示。(2) 分別列出X=0和X=1兩種情況下的狀態(tài)轉(zhuǎn)換表，說明其邏輯功能。3．X=1時，在CP脈沖作用下的Q(b)所示。解： 1．寫出驅(qū)動方程 2．寫出狀態(tài)方程 3．，(b)所示。列出狀態(tài)轉(zhuǎn)換表，畫出完整的狀態(tài)轉(zhuǎn)換圖和CP作用下的波形圖。可以增加必要的門電路。； ； ； (3) 驗證自啟動，畫完整狀態(tài)轉(zhuǎn)換圖。 (b)中畫出A、Q及B的波形。2174。6174。9174。13174。2. 按QaQdQcQb順序電路給出的是什么編碼？3. 按QdQcQbQa順序電路給出的編碼又是什么樣的？ 解：1 狀態(tài)轉(zhuǎn)換圖為2按QaQdQcQb順序電路給出的是5421碼。 (a) (b) (c) 解：圖(a)，狀態(tài)轉(zhuǎn)換順序[QDQCQB]=0174。1174?！?11】。解：4個JK觸發(fā)器構(gòu)成二進制加法計數(shù)器，當計數(shù)到 [Q4Q3Q2Q1]=10000時，74LS138滿足使能條件，對[Q3Q2Q1]的狀態(tài)進行譯碼，譯碼器的輸出Y經(jīng)過4選1數(shù)據(jù)選擇器74LS153，在[MN]的控制下，被選中的Y信號，以低電平的形式對計數(shù)器清零。兩者相比，前者一般容量較 ；而后者具有速度 的特點。4．某EPROM有8條數(shù)據(jù)線，13條地址線，則存儲容量為 。解：1．正負剩磁，器件的開關(guān)狀態(tài)，大，快。 5．低于，高于。 解： 【83】用164位ROM做成兩個兩位二進制數(shù)相乘（A1A0B1B0）的運算器，列出真值表，畫出存儲矩陣的陣列圖。CPLD是基于乘積項的可編程結(jié)構(gòu)，而在FPGA中，其基本邏輯單元LE是由可編程的查找表（LUT，LookUp Table）構(gòu)成的， LUT本質(zhì)上就是一個RAM?！?3】，請指出電路的功能。output[7:0] out。always (posedge clk)beginif (!reset) out = 839。endendmodule解：Verilog語言程序清單如下，寫出電路的邏輯功能，并通過QuartusII進行仿真。input load,clk,reset。else if (load) out = data。output [7:0] Y。wire [3:0] temp={A,EN}。 439。b0101 : Y=839。b00001000。 439。b0111 : Y=839。b10000000。(a)，(b)。input [7:0] Y。b00000001: A=339。b100。 839。b00010000: A=339。b101。 839。b000。 解：根據(jù)圖中所給參數(shù)，暫穩(wěn)態(tài)時間tw tw==180。109=【102】（a）是由555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)電路?；卮鹣铝袉栴}：1. 說明由555定時器構(gòu)成的電路名稱。…………......…(3分)(b)【105】（a）所示。 4. 7腳，在 7腳與電源間接上拉電阻?！?07】 ，當開關(guān)S斷開后，經(jīng)過一定的延遲時間td后揚聲器開始發(fā)出聲音。若輸入為10001000，則輸出電壓為 。4．衡量A/D轉(zhuǎn)換器性能的兩個主要指標是 和 。 3． 20kHz， ?！?13】，D/A轉(zhuǎn)換器，電壓比較器和控制門組成的數(shù)字式峰值采樣電路。同時uI亦增加，若uIuO，繼續(xù)計數(shù)，反之停止計數(shù)。 2. 若時鐘頻率fCP=200kHz，則采樣時間T1=2155= 3. RC=【115】有一個逐次逼近型8位A/D轉(zhuǎn)換器，若時鐘頻率為250kHZ。試問：1．若被檢測信號的最大值為，要能分辨出輸入電壓的變化小于等于2mV，則應(yīng)選擇多少位的A/D轉(zhuǎn)換器？2．已知時鐘脈沖CP的頻率為32kHz，若要求采樣時間T1＝31ms，則計數(shù)器應(yīng)預(yù)置的初值為多少？3． 若輸入電壓大于參考電壓，即，則轉(zhuǎn)換過程中會出現(xiàn)什么現(xiàn)象？ 解：1．10位。【122】 利用所學電子技術(shù)基礎(chǔ)知識設(shè)計一個有實際應(yīng)用背景的電子電路，寫出設(shè)計報告?！?17】 ，畫出輸出電壓Uo的波形。 2．A/D轉(zhuǎn)換器的輸出為01001111?！?14】雙積分型A/，請簡述其工作原理并回答下列問題：1．若被檢測電壓UI(max)=2V，則二進制計數(shù)器的容量應(yīng)大于多少？需用多少位二進制計數(shù)器？2．若時鐘頻率fCP=200kHz，則采樣時間T1=?3．若fCP=200kHz，UIVREF=2V，欲使積分器輸出電壓UO的最大值為5V，積分時間常數(shù)RC應(yīng)為多少。若要使電路正常工作，對輸出信號有何限制？ 解： 首先將二進制計數(shù)器清零，使uO=0。 5． 雙積分型， 逐次逼近型。解： 1． 40mV ， 。3．已知被轉(zhuǎn)換信號的上限頻率為10kHZ，則A/D轉(zhuǎn)換器的采樣頻率應(yīng)高于 。在圖中給定的參數(shù)下，計算延遲時間td和揚聲器發(fā)出聲音的頻率。1. 計算門鈴鳴響頻率；2. 在電源電壓VCC不變的條件下，要使門鈴的鳴響時間延長，可改變電路中哪個元件的參數(shù)？3. 電路中電容C2和C3具有什么作用？解：1. 已知555定時器構(gòu)成多諧振蕩器，門鈴振蕩頻率為2. R3和C4構(gòu)成放電回路，使兩個參數(shù)增大，可延長放電時間常數(shù)。2. (c)所示。 (a) (b) 解：1. 該電路為555定時器構(gòu)成的施密特觸發(fā)器。，要求暫穩(wěn)態(tài)維持時間tw不變，應(yīng)采取什么措施？ (a) （b）解：工作原理（略）； 暫穩(wěn)態(tài)維持時間tw==10ms； uc和uo的波形如下圖：4若ui的低電平維持時間為15ms，要求暫穩(wěn)態(tài)維持時間tw不變，可加入微分電路【103】（a）為由555定時器和D觸發(fā)器構(gòu)成的電路，請問：1．555定時器構(gòu)成的是那種脈沖電路？2．（b）中畫出uc、u0u02的波形；3．計算u01和u02的頻率。103180。(a)，(b)。b111。b01000000: A=339。 839。b110。b00000100: A=339。 839。wire [7:0] temp=Y。module bianma(Y,A)。b11111111。 439。b00100000。b0011 : Y=839。 439。b00000010。b0001 : Y=839。input EN。endendmodule【95】Verilog語言程序清單如下，寫出電路的邏輯功能表，并通過QuartusII進行仿真。always (posedge clk)beginif (!reset) out = 839。output[7:0] out。