【正文】 /8,6/8,5/8,4/8,3/8,2/8,1/8,1/8,2/8,3/8,4/8,5/8,6/8,7/8,1]。b.39。折線近似A 律39。如圖33所示，15折線非常逼近μ=225的對數(shù)壓縮特性。編碼過程中相互關(guān)聯(lián)的碼元有N n 個。根據(jù)模2加運算特點可以得知奇數(shù)個1模2運算后結(jié)果仍是1，偶數(shù)個1模2運算后結(jié)果是0。(3) 1967年由維特比提出的Viterbi算法。另一類是概率譯碼，這種譯碼通常建立在最大似然準(zhǔn)則的基礎(chǔ)上。門限譯碼性能最差，但硬件簡單。目前，代數(shù)譯碼的主要代表是大數(shù)邏輯解碼。 維特比譯碼算法基本原理是：將接收到的信號序列和所有可能的發(fā)送信號序列比較，選擇其中漢明距離最小的序列認為是當(dāng)前發(fā)送序列。L+，知道結(jié)束。或者可以認為，維特比譯碼的關(guān)鍵是尋找最優(yōu)路徑。 （2）編程實現(xiàn) 維特比譯碼可分為網(wǎng)格圖建立，尋找最優(yōu)路徑，譯碼這三部分。由上面可知，假設(shè)當(dāng)前狀態(tài)為i,那么在前一時刻中，產(chǎn)生狀態(tài)i的兩個狀態(tài)是2*i和2*i+1。假設(shè)某一時刻的狀態(tài)i，首先判斷前一時刻所有狀態(tài)中，是哪兩個狀態(tài)指向當(dāng)前狀態(tài)i；其次，根據(jù)這兩個指向當(dāng)前狀態(tài)i的狀態(tài)生成的碼組和前一時刻接收的碼組比較，保留漢明距離最小的那條路徑以及到達狀態(tài)i時的最小漢明距離。 ③譯碼如圖45所示，其中紅線表示計算得到的最優(yōu)路徑。概率最大在大多數(shù)場合可解釋為距離最小，這種最小距離譯碼體現(xiàn)的正是最大似然的準(zhǔn)則。用格圖描述時，由于路徑的匯聚消除了樹狀圖中的多余度，譯碼過程中只需考慮整個路徑集合中那些使似然函數(shù)最大的路徑。 對于(n, k, K )卷積碼，其網(wǎng)格圖中共2kL種狀態(tài)。由于每個節(jié)點引出兩條支路，因此以后各級中路徑的延伸都增大一倍，但比較它們的似然函數(shù)累加值后，丟棄一半，結(jié)果留存下來的路徑總數(shù)保持常數(shù)。因此，當(dāng)序列發(fā)送完畢后，要在網(wǎng)格圖的終結(jié)處加上（K1）個己知的信息作為結(jié)束信息。由上述可見，Viterbi譯碼過程并不復(fù)雜，譯碼器的運行是前向的、無反饋的。T稱為截短深度，T選的足夠大時，則對譯碼器輸出的譯碼錯誤概率影響很小。當(dāng)譯碼器出現(xiàn)失步時，網(wǎng)格圖中幸存路徑合并的速率比同步時慢得多[9]。 在此單元中，支路量度與以前所存儲的路徑量度相加，然后對匯聚到同一節(jié)點處的支路進行路徑量度比較，選擇一條路徑量度最小的路徑保留下來。第5章 卷積碼的仿真第5章 卷積碼的仿真 Simulink仿真模塊的參數(shù)設(shè)置以及重要參數(shù)的意義在建立如圖51的仿真模塊后，對各個模塊分別一一進行設(shè)置后并運行仿真。Sample time=。第二項是Samples per symbol（輸出信號采樣數(shù)）這里設(shè)置為1。（3，[6，7]）說明約束長度是3，生成多項式是（八進制）6和7，無反饋多項式。其中Receive delay表示的是接收延遲，意思是在通信接收的端口需要對已經(jīng)接收到的信號進行解調(diào)，解碼或解交織而帶來一定的延遲，使得到達誤碼統(tǒng)計模塊接收端的信號滯后于發(fā)送端的信號。Computation mode表示計算模式，幀的計算模式(Entire frame)，誤碼統(tǒng)計模塊對發(fā)送端和接收端的所有輸入數(shù)據(jù)進行統(tǒng)計。對應(yīng)圖41看Elements是指輸出端口的個數(shù)為1。Decision type是指判決類型，有3種：（1）Unquantized（非量化）（2）Hard Decision（硬判決），（3）Soft Decision（軟判決） Traceback depth表示反饋深度。 簡化維特比譯碼器的仿真為了驗證譯碼模塊的正確性，便讓其進行最簡模式運行，為此，臨時設(shè)計一個簡化信號系統(tǒng)，關(guān)閉信道噪聲，不進行二進制相位的調(diào)制與解調(diào)，去掉誤比特率統(tǒng)計模塊。表51 簡化譯碼模塊的Bernoulli Binary Generator的參數(shù)設(shè)置參數(shù)名稱參數(shù)值模塊類型Bernoulli Binary GeneratorProbability of zeroInitial seed5Sample time10Framebased outputCheckedSamples per frame5運行仿真()，在matlab的命令窗口中輸入pdata和data分別得到相應(yīng)的二進制序列。第6章 卷積碼譯碼器的誤碼率分析第6章 卷積碼譯碼器的誤碼率分析。%準(zhǔn)備一個空白圖形hold off。)。圖 61 . 不同回溯長度對卷積碼性能的影響下面將以（2，1，7）卷積碼來建立模塊仿真。當(dāng)回溯長度逐漸增加,系統(tǒng)的誤比特率隨之逐漸降低,但是當(dāng)回溯程度τ增加到τ≥5 N 時（ N 為編碼的約束長度) ,誤比特率數(shù)值趨于穩(wěn)定,因此,在確定回溯長度時既要考慮到隨著τ的增加誤比特率隨之降低的趨勢,也要考慮到譯碼延遲會變大,在選取回溯長度時,通常取τ= 5 N。 sim(39。 end semilogy(x,y)。yima139。 hold on。)。上面的一條曲線是碼率為1/2，下面的是碼率為1/3。 y=x。)。 for i=1:length(x) SNR=x(i)。 y(i)=mean(BitErrorRate)。下面的曲線是（2，1，7）卷積碼的誤碼性能曲線。 for i=1:length(x) SNR=x(i)。 y(i)=mean(BitErrorRate)。 sim(39。 end semilogy(x,y)。理論方面，在深入了解了用于卷積碼的Viterbi譯碼算法基本原理后，進一步將其拓展到SIMULINK模塊仿真方面的應(yīng)用，主要給出了基于Matlab的卷積編碼和Viterbi算法應(yīng)用過程。從接到題目到設(shè)計結(jié)束的過程中經(jīng)歷了很多，總的來說可以概括為以下幾點。（3）剛開始在設(shè)計的步驟和方法上比較混亂，后通過借閱各種資料和請教老師，有了明確的工作方向和清晰的設(shè)計步驟，使我能在更短的時間內(nèi)很好的完成了本次畢業(yè)設(shè)計。從畢業(yè)設(shè)計的選題到完成，唐老師給予了我們耐心的指導(dǎo)與細心的關(guān)懷，正因為有了這些，才不至于讓我們在課程設(shè)計過程中迷失方向，失去前進動力。如對于Viterbi譯碼的軟，硬判決的誤碼性能對比和應(yīng)用還有必要進一步研究。（2）由于面臨找工作的問題，和此次設(shè)計工作的時間安排上有一定的沖突。經(jīng)過自己的努力和唐老師的耐心指導(dǎo)，畢業(yè)設(shè)計順利按時完成。所以我們要根據(jù)具體情況來選擇合適的參數(shù)。)。 hold on。yima39。圖 64 不同約束長度對卷積碼誤碼性能的影響分析不同約束長度對卷積碼誤碼性能影響用到的程序如下：x=0:5。 不同約束長度對卷積碼的誤碼性能影響如下圖64，對于碼率一定的卷積碼,當(dāng)約束長度N 發(fā)生變化時,系統(tǒng)的誤碼性能也會隨之發(fā)生變化, 我們以碼率R = 1/ 2的(2 ,1 ,3)和（2，1，7） 卷積碼為例展開分析。yima239。 end semilogy(x,y)。 sim(39。從圖63中的誤比特率曲線可以看出,當(dāng)碼率一定時,隨著信道噪聲的逐漸減小,系統(tǒng)的誤比特率也逐漸減小,當(dāng)改變系統(tǒng)碼率時,隨著卷積碼碼率的逐漸提高,系統(tǒng)的誤比特率也呈現(xiàn)出增大的趨勢,也就是說碼率越低,系統(tǒng)的誤比特率就越小,誤碼性能就越好。 end semilogy(x,y)。 sim(39。 y(i)=mean(BitErrorRate)。 for i=1:length(x) SNR=x(i)。)。 y=x。從上到下的三條曲線分別是Traceback depth為20，35，45。 end%繪制x和y的關(guān)系曲線圖，縱坐標(biāo)采用對數(shù)坐標(biāo)semilogy(x,y)。 %運行仿真程序，得到的誤比特率保存在工作區(qū)變量BitErrorRate中 sim(39。M文件代碼如下：%x表示信噪比x=10:5?？梢姡g碼器能夠正確進行譯碼，所設(shè)計簡化譯碼器正確，因而，從理論上可推導(dǎo)，原設(shè)計正確。圖57 簡化譯碼模塊框圖同時，為了便于觀察，將Bernoulli Binary Generator(貝努利二進制序列產(chǎn)生器)的參數(shù)設(shè)置為如表51所示，以產(chǎn)生簡單的15位二進制隨機碼，也將Viterbi Decoder的Trceback depth值改為5。Operation mode是指操作模式。圖56卷積碼譯碼器模塊的設(shè)置框圖如上圖56是卷積碼譯碼器模塊的設(shè)置框圖。workspace表示把統(tǒng)計數(shù)據(jù)輸出到工作區(qū)。Computation delay表示計算延遲，在仿真過程中，有時間需要忽略最初的若干個輸入數(shù)據(jù)就通過計算延遲來實現(xiàn)。Reset是復(fù)位方式，這里設(shè)置為on each frame，它表示卷積碼編碼器在每幀數(shù)據(jù)開始之前自動對寄存器復(fù)位。其中Trellis structure（ Trellis結(jié)構(gòu)）中通過poly2trellis()函數(shù)把卷積碼的約束長度，生成多項式以及反饋多項式轉(zhuǎn)換成Trellis結(jié)構(gòu)的形式。Framebased outputs 是用來確定幀的輸出格式。Initial seed 表示隨機種子數(shù)。對于R=1/n卷積碼而言，每接收一組新的支路信息，在各個狀態(tài)的路徑存儲器中存入經(jīng)“加一比一選”電路選出的一位假想信息比特，同時將最先存入路徑存儲器的一位比特輸出給判決單元。對R=k/n碼來說，每次將有2個不同的量度值。顯然，當(dāng)支路定時失步時，譯碼過程中將會出現(xiàn)大量的差錯，只要能檢測出這種狀態(tài)，即能有效地調(diào)整支路同步。傳輸序列很長時，判決需要的長延時和相當(dāng)大的存儲量是我們無法承受的。因此，在接收到（K1）個己知信息后，在整個網(wǎng)格圖中就只有唯一的一條幸存路徑保留下來，這就是譯碼所得的路徑。有時會出現(xiàn)兩條路徑的對數(shù)似然函數(shù)累加值相等的情形，在這種情況下可以任意選擇其中一條作為“幸存”路徑。在