【正文】 if ldt=39。when start_f10k= state=f10k_t。 end if。 end if。 end if。 end if。 end if。then state=f1k_over。and t1some=39。 if ldt=39。when f1k_over= if ldt=39。when f1k_low= if ldt=39。 end case。with state selecthundot=39。when others。039。when start_f100k|f100k_t|f100k_over|f100k_low, 39。139。with state selectfxover=39。when others。等精度頻率計(jì)是對(duì)被測(cè)信號(hào)的頻率進(jìn)行測(cè)量。其程序如下：library ieee。end syncir。 then sout=sin。程序說(shuō)明：輸入信號(hào)sin在時(shí)鐘clk的上升沿時(shí)輸入，這就保證了輸入和時(shí)鐘同步。use 。end cover。 else count=s。以達(dá)到較精確的計(jì)數(shù)結(jié)果。 equalo: out std_logic)。 when a=0000 else 39。上述所有的設(shè)計(jì)思路可將整個(gè)系統(tǒng)連接起來(lái)，如（附圖）等精度頻率計(jì)原理圖所示。對(duì)于一般幾千門的電路設(shè)計(jì)，使用MAX+PLUSII，從設(shè)計(jì)輸入到器件編程完畢，用戶拿到設(shè)計(jì)好的邏輯電路，大約只需幾小時(shí)。本設(shè)計(jì)可通過(guò)DXT系列EDA實(shí)驗(yàn)儀中的ALTERA FLEX EPF10K10LC84—4來(lái)實(shí)現(xiàn)。（2）完成上述管腳鎖定之后，重新編譯使之生效，此時(shí)回到原來(lái)設(shè)計(jì)的文件中可看到輸入信號(hào)旁有其對(duì)應(yīng)的腳號(hào)。其中MAX系列為CPLD結(jié)構(gòu)，編程信息以EEPROM方式保存，故這類器件的下載稱為編程。b..從“MAX+plusⅡ”菜單下選擇“Programmer”在打開(kāi)的對(duì)話框中單擊”configure”即可完成配置。結(jié)果驗(yàn)證：由于實(shí)驗(yàn)儀沒(méi)有標(biāo)準(zhǔn)的整時(shí)鐘輸入，對(duì)被測(cè)信號(hào)的實(shí)際測(cè)量結(jié)果稍微有一點(diǎn)誤差。從中使我了解了VHDL電路設(shè)計(jì)語(yǔ)言的強(qiáng)大功能，其電路設(shè)計(jì)的簡(jiǎn)化性、精確性和靈活性。我所設(shè)計(jì)的等精度頻率計(jì)均能滿足要求，測(cè)量范圍可以很大，只要將輸入的閘門信號(hào)稍做改動(dòng)，顯示時(shí)多用幾個(gè)數(shù)碼管。而其電路，可由自己設(shè)計(jì)基本模塊，然后再連接整個(gè)設(shè)計(jì)，這可以簡(jiǎn)化電路，可以隨意更改電路。本次畢業(yè)設(shè)計(jì)，我的設(shè)計(jì)能力、動(dòng)手能力都得到了很大的提高。本次畢業(yè)設(shè)計(jì)，我的設(shè)計(jì)能力、動(dòng)手能力得到了很大的提高。最后再次向所有曾給予熱情支持和無(wú)私幫助的老師和同學(xué)表示最真誠(chéng)的謝意。本人完全意識(shí)到本聲明的法律結(jié)果由本人承擔(dān)。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體均已在文中以明確方式標(biāo)明。畢業(yè)設(shè)計(jì)（論文）使用授權(quán)聲明本人完全了解濱州學(xué)院關(guān)于收集、保存、使用畢業(yè)設(shè)計(jì)（論文）的規(guī)定。首先非常感謝學(xué)校開(kāi)設(shè)這個(gè)課題，為本人日后從事計(jì)算機(jī)方面的工作提供了經(jīng)驗(yàn)，奠定了基礎(chǔ)。這期間凝聚了很多人的心血，在此我表示由衷的感謝。從他身上，我學(xué)到了許多能受益終生的東西。最后，我要感謝我的父母對(duì)我的關(guān)系和理解，如果沒(méi)有他們?cè)谖业膶W(xué)習(xí)生涯中的無(wú)私奉獻(xiàn)和默默支持，我將無(wú)法順利完成今天的學(xué)業(yè)。感謝老師四年來(lái)對(duì)我孜孜不倦的教誨，對(duì)我成長(zhǎng)的關(guān)心和愛(ài)護(hù)。最后，我要特別感謝我的導(dǎo)師趙達(dá)睿老師、和研究生助教熊偉麗老師。在論文的撰寫過(guò)程中老師們給予我很大的幫助，幫助解決了不少的難點(diǎn)，使得論文能夠及時(shí)完成，這里一并表示真誠(chéng)的感謝。老師們認(rèn)真負(fù)責(zé)的工作態(tài)度，嚴(yán)謹(jǐn)?shù)闹螌W(xué)精神和深厚的理論水平都使我收益匪淺。四年的風(fēng)風(fēng)雨雨，我們一同走過(guò)，充滿著關(guān)愛(ài)，給我留下了值得珍藏的最美好的記憶。從這里走出，對(duì)我的人生來(lái)說(shuō)，將是踏上一個(gè)新的征程，要把所學(xué)的知識(shí)應(yīng)用到實(shí)際工作中去。其次，我要感謝大學(xué)四年中所有的任課老師和輔導(dǎo)員在學(xué)習(xí)期間對(duì)我的嚴(yán)格要求，感謝他們對(duì)我學(xué)習(xí)上和生活上的幫助，使我了解了許多專業(yè)知識(shí)和為人的道理，能夠在今后的生活道路上有繼續(xù)奮斗的力量。首先，我要特別感謝我的知道郭謙功老師對(duì)我的悉心指導(dǎo)，在我的論文書(shū)寫及設(shè)計(jì)過(guò)程中給了我大量的幫助和指導(dǎo)，為我理清了設(shè)計(jì)思路和操作方法，并對(duì)我所做的課題提出了有效的改進(jìn)方案。本次畢業(yè)設(shè)計(jì)是對(duì)我大學(xué)四年學(xué)習(xí)下來(lái)最好的檢驗(yàn)。（保密論文在解密后遵守此規(guī)定） 論文密級(jí)：□公開(kāi) □保密（___年__月至__年__月）(保密的學(xué)位論文在解密后應(yīng)遵守此協(xié)議)作者簽名：_______________ 導(dǎo)師簽名：________________________年_____月_____日 _______年_____月_____日獨(dú) 創(chuàng) 聲 明本人鄭重聲明：所呈交的畢業(yè)設(shè)計(jì)(論文)，是本人在指導(dǎo)老師的指導(dǎo)下，獨(dú)立進(jìn)行研究工作所取得的成果，成果不存在知識(shí)產(chǎn)權(quán)爭(zhēng)議。盡我所知，除文中已經(jīng)特別注明引用的內(nèi)容和致謝的地方外，本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫過(guò)的研究成果。近四年的大學(xué)生活將要結(jié)束了，在學(xué)習(xí)和生活上，得益于許多同學(xué)的幫助和支持。致謝本次設(shè)計(jì)是在陸應(yīng)華老師的精心指導(dǎo)下完成的，在此表示忠心的感謝！再次感謝各位老師對(duì)我的精心栽培，感謝各位領(lǐng)導(dǎo)對(duì)我的熱心關(guān)懷和支持，感謝學(xué)校給我們提供的物資上的支持，讓我們能全身心的投入設(shè)計(jì)。但由于實(shí)驗(yàn)儀的標(biāo)準(zhǔn)輸入時(shí)鐘的頻率不是整數(shù)，其測(cè)量的結(jié)果稍有偏差。其測(cè)量精度也很高，主要是可任意設(shè)計(jì)微分電路、同步電路，使計(jì)數(shù)準(zhǔn)確，達(dá)到高精度。這就進(jìn)一步鞏固了以往所學(xué)知識(shí)。頻率測(cè)試時(shí)序圖如下所示：脈寬測(cè)試時(shí)序圖如下所示： 總結(jié)通過(guò)這兩個(gè)月的畢業(yè)設(shè)計(jì)，使我不但掌握了更多理論知識(shí)，也進(jìn)一步提高了我的實(shí)際操作能力，使我在大學(xué)三年里學(xué)到的東西得到了充分的驗(yàn)證、消化和掌握。）。因?yàn)镸AX系列編程信息以EEPROM方式保存，F(xiàn)LEX系列編程信息采用SRAM方式保存，所以掉電后，MAX系列編程信息不會(huì)丟掉，而FLEX系列的配置信息會(huì)丟掉，需系統(tǒng)每次上電后重新配置。（3）編譯之后可生成文件*.scf用于下載。26為VCC，57為GND,80、7773為數(shù)碼管M1，881為數(shù)碼管M2，6為數(shù)碼管M3, 11110為數(shù)碼管M4，為增加顯示位數(shù)使用了動(dòng)態(tài)掃描方式，將靜態(tài)顯示中的數(shù)碼管MMMM8的8個(gè)I/O口用于動(dòng)態(tài)顯示數(shù)碼管的8個(gè)段，60、662分發(fā)光二極管L2，L3，L4。特別是在原理圖輸入等方面，Maxplus2被公認(rèn)為是最易使用，人機(jī)界面最友善的PLD開(kāi)發(fā)軟件，特別適合初學(xué)者使用。設(shè)計(jì)者可以用自己熟悉的設(shè)計(jì)工具（如原理圖輸入或硬件描述語(yǔ)言）建立設(shè)計(jì)，MAX+PLUSII把這些設(shè)計(jì)轉(zhuǎn)自動(dòng)換成最終所需的格式。end s_machine。architecture s_machine of equo isbeginequalo=39。use 。當(dāng)輸入信號(hào)S全為1時(shí)，超量程標(biāo)志fxover輸出為1，即等精度頻率計(jì)處于超量程狀態(tài)。139。 fxover: in std_logic。即超出了本計(jì)數(shù)器的的測(cè)量范圍。end process。event and clk=39。entity syncir isport(sin,clk: in std_logic。要完成整個(gè)系統(tǒng)設(shè)計(jì)還需要設(shè)計(jì)幾個(gè)小模塊。控制器的VHDL程序說(shuō)明：此程序是個(gè)總的控制器，它用來(lái)實(shí)現(xiàn)整個(gè)系統(tǒng)的運(yùn)轉(zhuǎn)，系統(tǒng)的啟停、狀態(tài)的確定和轉(zhuǎn)移。when f100k_over|f10k_over|f1k_over, 39。039。when others。with state selectunitdot=39。139。when start_f1k|f1k_t|f1k_over|f1k_low, 39。end process。then state=start_f1k。 then state=start_f10k。then state=start_f1k。then state=f1k_low。 if this0=39。when f1k_t= if tover=39。139。139。139。139。139。then state=start_f10k。then state=start_f100k。then state=f100k_low。 if this0=39。 if ldt=39。 when f100k_t= if tover=39。 elsif clk39。signal state:state_type。 clear,fxover :out std_logic。use 。只要將鎖存器中的輸出接到數(shù)碼管相應(yīng)的管腳上，計(jì)數(shù)的每一位都由數(shù)碼管顯示，然后小數(shù)點(diǎn)由二極管顯示，從而確定記錄結(jié)果。此脈沖的頻率為1S。end process。event and ld=39。architecture s_haves of reg32 isbeginprocess(ld)beginif reset=39。entity reg32 isport(ld,reset: in std_logic。此計(jì)數(shù)器是頻率計(jì)數(shù)器的主要模塊，使能端enable的脈沖是由一模塊提供的閘門信號(hào)經(jīng)四選一的四位選擇器選擇出的信號(hào)，可選的信號(hào)的脈沖寬度分別為 ,。其圖如（附圖）等精度頻率計(jì)原理圖所示：（2）原理圖說(shuō)明：計(jì)數(shù)器是由8個(gè)十進(jìn)制計(jì)數(shù)模塊（ctmn10）和T觸發(fā)器組成，CLK作為被測(cè)頻率的輸入端，EN為使能端，當(dāng)enable(EN)=‘1’時(shí)，計(jì)數(shù)器計(jì)數(shù)，當(dāng)enable(EN)=‘0’時(shí)，計(jì)數(shù)器停止計(jì)數(shù)。這是利用層次化設(shè)計(jì)思想，能很好的利用已編譯好的模塊，避免重復(fù)編程，減小工作量。然后由y輸出其選擇的信號(hào)。architecture haves of mux4 isbeginy=a0 when s=00 elsea1 when s=01 elsea2 when s=10 elsea3 when s=11。entity mux4 isport(s: i