mpp系統(tǒng)芯片體系結(jié)構(gòu)發(fā)展對策研究(文件)
【正文】 芯片采用 SIMD PE陣列的體系結(jié)構(gòu)，已經(jīng)較好地解決了數(shù)據(jù)級并行計(jì)算的并行編程問題； 對于 G級像素幀的星載圖像處理計(jì)算機(jī)來說，還存在實(shí)現(xiàn)上的虛擬并行 PE陣列的實(shí)現(xiàn)問題。 天基應(yīng)用中的 MPP系統(tǒng)芯片設(shè)計(jì) ， 要考慮太空網(wǎng)應(yīng)用中的這些不確定的情況 。 日本電器公司 （ NEC） 制造的地球模擬計(jì)算機(jī) ，由 5000個(gè)處理器組成 ， 峰值速度為 40萬億 flops。 （ 3）我國的 高端通用芯片 2022～ 2022年之間研制成功峰值速度為 100 Teraflops高性能計(jì)算機(jī)； 2022～ 2022年期間，研制成功峰值速度為1Petaflops高性能計(jì)算機(jī)； 高性能計(jì)算機(jī)的芯片采用國外的高性能處理器 還是國產(chǎn)的高端通用芯片？ 高端通用芯片采用多核微處理器體系結(jié)構(gòu)，還 是采用 MPP系統(tǒng)芯片體系結(jié)構(gòu)？ （ 4）高性能計(jì)算存在的問題與分析 對于高性能計(jì)算機(jī) ， 流行的并行編程環(huán)境有三類 ， 消息傳遞 、 共享存儲和數(shù)據(jù)并行 。 在集群系統(tǒng)中 ， 采用 OpenMP作為編寫多線程的 API（ Application Program Interface） ， 而集群級并行采用 MPI實(shí)現(xiàn)的并行編程 ， 主要困難是隨著處理器數(shù)量的上升 ， 每個(gè)處理器程序之間的依賴性與負(fù)載平衡變得非常復(fù)雜； 美國科學(xué)家伊安 基于高性能計(jì)算機(jī)的網(wǎng)格計(jì)算 瞄準(zhǔn)當(dāng)今因特網(wǎng)體系結(jié)構(gòu)的這些缺陷 ， 美國正在實(shí)施網(wǎng)絡(luò)創(chuàng)新的全球化環(huán)境 GENI（ Global Environment for Network Innovations） 計(jì)劃 。 人們估計(jì) ， 在 10～ 20年內(nèi) ， 將建成能確保信息安全的全光交換網(wǎng) ， 也許能為地基因特網(wǎng)上的網(wǎng)格計(jì)算提供可能性 。 并行計(jì)算方法可分為數(shù)據(jù)并行計(jì)算方法與非數(shù)據(jù)并行計(jì)算方法。 （ 2）非數(shù)據(jù)并行計(jì)算的對策分析 在時(shí)間映射的指令流計(jì)算模式的 MIMD體系結(jié)構(gòu)中，只有并行度有限的 ILP（ Instruction level parallelism)的動態(tài) superscalar與靜態(tài) VLIW， 以及 TLP（ Thread level parallelism)的動態(tài) SMT與靜態(tài) clustered VLIW。 一種是把常用的程序設(shè)計(jì)語言擴(kuò)充成并行程序設(shè)計(jì)語言 ， 例如 ， DAP有FORTRANPLUS ， MPP 有 Parallel PASCAL 和 Parallel FORTH， GAPP有基于 C語言的 GAL等 。 工藝實(shí)現(xiàn)技術(shù)就是縮小芯片特征尺寸的技術(shù) ， 擴(kuò)大芯片面積的技術(shù) ， 以及三維集成的技術(shù) 。 根據(jù) 2022年 ITRS公布的預(yù)測結(jié)果：2022年將實(shí)現(xiàn)特征尺寸 65納米； 2022年 45納米； 2022年 32納米； 2022年 22納米的量產(chǎn) 。 3. 設(shè)計(jì)平臺技術(shù) Intel的未來處理平臺示意圖 （ 1）設(shè)計(jì)平臺的對策分析 我國集成電路設(shè)計(jì)公司基本上都是依賴國際上先進(jìn)的設(shè)計(jì)工具。 目 錄 一、研究背景 二、存在問題及分析 三、對策分析 四、措施與建議 集成電路產(chǎn)業(yè)現(xiàn)在已經(jīng)成為決定一個(gè)國家綜合國力、國際競爭能力以及國家安全的高新科學(xué)技術(shù)產(chǎn)業(yè)。 建議抓住 IC發(fā)展的新階段， 研制自主知識產(chǎn)權(quán)的 MPP系統(tǒng)芯片；建立 MPP系統(tǒng)芯片的設(shè)計(jì)平臺；落實(shí) MPP系統(tǒng)芯片的工藝實(shí)現(xiàn)技術(shù)。 （ 2） 針對應(yīng)用領(lǐng)域 ， 建立與普及國產(chǎn)MPP系統(tǒng)芯片設(shè)計(jì)平臺 ， 是打破國外 EDA工具壟斷的一次新機(jī)遇 。 謝 謝！ 。 MPP系統(tǒng)芯片所需要的工藝實(shí)現(xiàn)技術(shù) （ 例如 ， 2D WSI,3D WSI,或三維集成技術(shù)等 ） ， 也是需要一個(gè) 商業(yè)化的孵化過程的 。 （ 2） 建議采用時(shí)間映射的指令流計(jì)算模式與空間映射的數(shù)據(jù)流計(jì)算模式相結(jié)合的具體實(shí)現(xiàn)方案，以提高并行編程的簡單性、高效性與通用性。 我國的集成電路產(chǎn)業(yè)大而不強(qiáng)，關(guān)鍵的產(chǎn)品、設(shè)備、工藝、設(shè)計(jì)和材料等受到了西方國家的控制。 針對 MPP系統(tǒng)芯片的應(yīng)用領(lǐng)域，研制全定制的設(shè)計(jì)平臺。 缺少 2D WSI、 3D WSI與三維集成等工藝實(shí)現(xiàn)技術(shù) 。 （ 1）縮小特征尺寸的技術(shù) 主要集成電路制造能力已經(jīng)達(dá)到 到 ， 高端制造能力已經(jīng)進(jìn)入 90 納米 。 并行編程語
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1