基于epp模式的數(shù)據(jù)采集卡系統(tǒng)設(shè)計(文件)
【正文】 儲滿后，通過計算機并口把存儲器的內(nèi)容讀入計算機。（3） 地址發(fā)生器為存儲器提供地址信號，當(dāng)數(shù)據(jù)存取滿后，地址發(fā)生器將產(chǎn)生一個觸發(fā)脈沖，該觸發(fā)脈沖一是關(guān)斷時鐘產(chǎn)生電路的時鐘輸出，二是通知計算機可以將存儲器中的數(shù)據(jù)通過總線緩沖器讀入到計算機中。（5） 時鐘產(chǎn)生和控制電路主要由石英晶體振蕩電路和時鐘控制部分組成，石英晶體振蕩電路產(chǎn)生時鐘信號；時鐘控制部分主要控制時鐘的關(guān)斷、設(shè)置A/D轉(zhuǎn)換器和地址發(fā)生器的時鐘延時。由于一般的A/D轉(zhuǎn)換器要求正極性電壓輸入，因此需要把雙極性信號轉(zhuǎn)換成單極性信號，此處采用一個加法電路來實現(xiàn)，就是用一個負(fù)信號電源加在圖51中的運放U2的輸入端構(gòu)成。ALE 為地址鎖存允許輸入線，高電平有效。START 端與時鐘產(chǎn)生與控制電路的START 端口連接。電源線及其他：CLOCK 為時鐘輸入線，用于為ADC0809 提供逐次比較所需，一般為640kHz 時鐘脈沖。圖52 A/D轉(zhuǎn)換圖ADC0809的內(nèi)部沒有時鐘電路，所需時鐘信號由外界提供，因此有時鐘信號引腳。 該電路主要目的是為存儲器提供地址，本設(shè)計采用4片74HC163構(gòu)成16位地址發(fā)生器。MER是存儲器讀允許信號（低電平有效），當(dāng)?shù)刂钒l(fā)生器計數(shù)滿后，MER將變?yōu)榈?，表示允許將存儲器數(shù)據(jù)讀出。電路說明如下： 圖55 時鐘的產(chǎn)生和控制電路總結(jié)，輸出信號放大變成單極性的5V信號。 圖 62 時鐘產(chǎn)生與控制電路的波形硬件調(diào)試的主要任務(wù)是排除硬件故障，其中包括設(shè)計錯誤和工藝性錯誤。經(jīng)過不斷的調(diào)試后，總體功能基本可以實現(xiàn)，在計算機中的進行BIOS設(shè)置，將并口模式設(shè)成EPP方式，設(shè)置完成后將采集卡與計算機并口連接，經(jīng)檢測采集卡能夠與計算機通信，基本滿足設(shè)計的要求。感謝范宜標(biāo)與溫發(fā)林老師在實驗電路調(diào)試中給我的無私幫助。我只能在今后的工作和學(xué)習(xí)中更加努力，用行動來表達一切，我會把每一份關(guān)懷，每一份勉勵都銘記、珍藏。 2004年05期。 2003年02期。 2003年06期。 2001年10期。5211[7].黃永平,宮克存。 4451[8].岳云峰。 2122+10[9].向曉安,古天祥。 2829+27 [10].《單片機串行數(shù)據(jù)采集/傳輸模塊的設(shè)計》Base on the pattern of EPP data acquisition card designCollege：Physics Mechanical amp。s transmission through the Parallel port.Key words：Parallel Port Link EPP Protocol Memory Data/Address control17。s correspondence connection appeared many forms, Serial port, parallel port,and so on …Parallel port what uses is 25 needle D shape attachment, It is a very important external instrumentation connection, at first it only uses for to connect the printer, pletes the text and the image output the development of puter, people have discovered many new uses of the parallel port. Parallel port have many advantage ,such as the transmitting range is moderate, does not need the sur software, the hardware circuit, therefore realizes, the cost is to be low. This design to make a instruction of the data acquisition amplified circuit which amplified a circuit the signal operation enlarges, joins the bipolarity signal conversion unipolarity signal again by the adding A/D circuit put the simulated signal transforms 8 digital signals and the save the outputs to the RAM memory .The address and the memory controlled circuit control memory39。 電測與儀表。 應(yīng)用科技。 長春郵電學(xué)院學(xué)報。數(shù)據(jù)采集原理版本[M]。 增強并行口EPP協(xié)議及其應(yīng)用 [J]。 并行口EPP模式的應(yīng)用[J]。 并口在數(shù)據(jù)采集中的應(yīng)用[J]。 基于EPP的數(shù)據(jù)采集系統(tǒng)[J]。別的不多說了，希望大家找份好的工作，分開以后常聯(lián)系！最后，再次感謝所有給予過我?guī)椭娜?！謝謝！時光如白駒過隙，隨著畢業(yè)設(shè)計與論文的結(jié)尾，短暫而又充實的四年大學(xué)生涯也將落下帷幕。感謝傅老師在論文寫作過程中提出的寶貴意見和有益的啟發(fā)。用74HC74做四分頻電路時，仿真以后得出結(jié)果是對的，但是實際電路用示波器測量卻不準(zhǔn)確。,經(jīng)過74HC74進行四分頻后產(chǎn)生的頻率為600KHZ左右。圖54 時序邏輯控制電路時鐘的產(chǎn)生和控制電路主要由石英晶體振蕩電路和控制電路組成，石英晶體振蕩電路產(chǎn)生時鐘信號，本設(shè)計采用石英晶體、反相器、電阻和電容構(gòu)成。 D觸發(fā)器中CLR 端是有時序邏輯控制部分產(chǎn)生的，用于對D觸發(fā)器狀態(tài)清零，如果計算機將存儲器數(shù)據(jù)全部讀入，在開始下一次
高考資料相關(guān)推薦
鄂ICP備17016276號-1