【正文】 的 2 個中斷響應(yīng)脈沖之間， LOCK信號也自動變?yōu)橛行У牡碗娖剑苑乐?其它總線部件在中斷響應(yīng)過程中，占有總線而使一個完整的中斷響應(yīng)過程被中斷。其中 1/GTRQ 比 0/GTRQ 的優(yōu)先級高。 8255A 初始化 啟動倒計時 開始按鍵是否按下 時間到否 是否有人搶答 停止倒計時顯示 倒計時顯示 顯示搶答號碼 復(fù)位按鍵是否按下 武漢理工大學《微機原理與接口技術(shù)》課程設(shè)計 第 17 頁 圖 延時模塊程序設(shè)計 延時模塊的關(guān)鍵是計算計算機一秒能執(zhí)行多少指令，再通過循環(huán)控制。 通過這次設(shè) 計，我懂得了學習的重要性，了解到理論知識與實踐相結(jié)合的重要意義，學會了堅持、耐心和努力，這將為自己今后的學習和工作做出了最好的榜樣。另外，要做好一個課程設(shè)計，就必須做到：在設(shè)計程序之前，對所用的 8086 有一個系統(tǒng)的了解，知道 8086 內(nèi)有哪些資源； 要有一個清晰的思路和一個完整的的軟件流程圖；在設(shè)計程序時，不能妄想一次就將整個程序設(shè)計好，反復(fù)修改、不斷改進是程序設(shè)計的必經(jīng)之路；要養(yǎng)成注釋程序的好習慣，一個程序的完美與否不僅僅是實現(xiàn)功能，而應(yīng)該讓人一看就能明白你的思路，這樣也為資料的保存和交流提供了方便；在設(shè)計課程過程中遇到問題是很正常的，但我們應(yīng)該將每次遇到的問題記錄下來，并分析清楚，以免下次再碰到同樣的問題的課程設(shè)計結(jié)束了，但是從中學到的知識會讓我受益終身。延時采用嵌套循環(huán)的方式實現(xiàn)。這兩個信號端可供 CPU 以外的兩個處理器，用來發(fā)出使用總線的請求信號和接收 CPU對總線請求信號的應(yīng)答。 武漢理工大學《微機原理與接口技術(shù)》課程設(shè)計 第 15 頁 LOCK (Lock)：總線封鎖輸出信號引腳 (1)，低電平有效，當該引腳輸出低電平時，系統(tǒng)中其它總線部件就不能占用系統(tǒng)總線。 最大模式下的 2431引腳 當 8086CPU 的 XMMN/ 引腳固定接地時， CPU 處于最大模式下，這時 候剩 余的 24— 31共 8個引腳的名稱及功能如下： 武漢理工大學《微機原理與接口技術(shù)》課程設(shè)計 第 14 頁 QS QS0（ Instruction Queue Status） :指令隊列狀態(tài)信號輸出引腳 (2), 這兩個信號的組合給出了前一個 T狀態(tài)中指令隊列的狀態(tài)，以便于外部 88086CPU內(nèi)部指令隊列的動作跟蹤，如表 24所示 . 表 24 QS QS0 組合表 1QS 0QS 性 能 0 0 無操作 0 1 從指令隊列的第一個字節(jié)取走代碼 1 0 隊列為空 1 1 除 第一個字節(jié)外，還取走了后續(xù)字節(jié)中的代碼 2S 、 1S 、 0S ：總線周期狀態(tài)信號輸出引腳 (3)，低電平的信號輸出端， 這些信號組合起來，可以指出當前總線周期中，所進行數(shù)據(jù)傳輸過程的類型，總線控制器 8288 利用這些信號來產(chǎn)生對存儲單元、 I/O 端口的控制信號。 WR (Write): 寫控制信號輸出引腳 (1)，低電平有效，與 MIO/ 配合實現(xiàn)對存儲單 元、 I/O 端口所進行的寫操作控制。 RDT/ （ Data Transmit/Receive） :數(shù)據(jù)收發(fā)控制信號輸出引腳 (1)，CPU 通過該引腳發(fā)出控制數(shù)據(jù)傳送方向的控制信號，在使用 8286/8287 作為數(shù)據(jù)總線收發(fā)器時， RDT/ 信號用以控制數(shù)據(jù)傳送的方向，當該信號為高電平時，表示數(shù)據(jù)由 CPU 經(jīng)總線收發(fā)器 8286/8287 輸出，否則，數(shù)據(jù)傳送方向相反。 表 23 總線周期讀寫操作組合 IOM/ RDT/ 0SS 性能 1 0 0 中斷響應(yīng) 1 0 1 讀 I/O 端口 1 1 0 寫 I/O 端口 1 1 1 暫停（ Halt） 0 0 0 取指令操作碼 0 0 1 讀存儲器 0 1 0 寫存儲器 0 1 1 無源 最小模式下的 2431 引腳 當 8086CPU 的 XMMN/ 引腳固定接 +5V 時， CPU 處于最小模式下，這時候剩余的 24— 31 共 8 個引腳的名稱及功能如下： 武漢理工大學《微機原理與接口技術(shù)》課程設(shè)計 第 13 頁 INTA （ Interrupt Acknowledge）中斷響應(yīng)信號輸出引腳 (1)，低電平有效，該引腳是 CPU 響應(yīng)中斷請求后，向中斷源發(fā) 出的認可信號，用以通知中斷源，以便提供中斷類型碼，該信號為兩個連續(xù)的負脈沖。 1 BHE /S7（ Bus High Enable/Status） :高 8 位數(shù)據(jù)允許 /狀態(tài)復(fù)用信號輸出引腳 (1)，輸出。 READY（ Ready） :“準備好”狀態(tài)信號輸入引腳 (1)，高電平有效，“ Ready”輸入引腳接收來自于內(nèi)存單元或 I/O 端口向 CPU 發(fā)來的“準備好”狀態(tài)信號，表明內(nèi)存單元或 I/O端口已經(jīng)準備好進行讀寫操作。 RD（ Read） :讀控制輸出信號引腳 (1)，低電平有效，用以指明要執(zhí)行一個對內(nèi)存單元或 I/O 端口的讀操作，具體是讀內(nèi)存單元，還是讀 I/O 端口，取決于 IOM/ 控制信號。 表 21 8255 端口地址 端口 地址 PA 口 60H PB 口 61H PC 口 62H 控制口 63H 武漢理工大學《微機原理與接口技術(shù)》課程設(shè)計 第 10 頁 8086 及引腳說明 圖 26 8086 引腳圖 名稱和功能相同的 32個引腳 VCC、 GND：電源、接地引腳 (3個 ),8086CPU 采用單一的 +5V 電源，但有兩個接地 引腳。 當 A1=0,A0=1 時 ,PB 口被選擇 。 PC0～ PC7:端口 C輸入輸出線，一個 8 位的數(shù)據(jù)輸出鎖存器 /緩沖器， 一個 8 位的數(shù)據(jù)輸入緩沖器。 WR:寫入信號，當這個輸入引腳為低電平時 ,即 /WR=0 且 /CS=0 時 ,允許CPU將數(shù)據(jù)或控制字寫入 8255。 武漢理工大學《微機原理與接口技術(shù)》課程設(shè)計 第 7 頁 圖 25 總電路 武漢理工大學《微機原理與接口技術(shù)》課程設(shè)計 第 8 頁 可編程并行接口 8255 及其引腳說明 圖26 8255A 引腳圖 引 腳功能 RESET:復(fù)位輸入線，當該輸入端處于高電平時，所有內(nèi)部寄存器（包括控制寄存器）均被清除，所有 I/O口均被置成輸入方式。如圖 。 2 八路競賽搶答器的硬件設(shè)計 八路競賽搶答器的硬件框圖 系統(tǒng)復(fù)位等輔助電路 倒計時和搶答電路 八段數(shù)碼管顯示電路 8255A 按鍵電路 武漢理工大學《微機原理與接口技術(shù)》課程設(shè)計 第 4 頁 圖 八 路競賽搶答