【正文】 對超前搶答進行警告，還能記錄無論是正常搶答還是朝前搶答者的臺號，并且能實現當有一路搶答按鍵按下時，該路搶答信號將其余個綠搶答封鎖的功能。 use 。 end js。 or stop=39。event and clk=39。 if s=39。139。 end if。 or stop=39。event and co=39。 then if tb=0000 then tb=0011。 end if。其中有搶答時鐘信號 clk2；系統(tǒng)復位信號 rst；搶答使能信號 s；搶答狀態(tài)顯示信號 states；無人搶答警報信號 warn；計時中止信號 stop；計時十位和個位信號 tb， ta。 use 。 10 y: out std_logic_vector(3 downto 0) )。 process(clk2,rst) begin if(rst=39。event and clk2=39。 end if。 when 10=y=c。 end body_chooser。 USE 。 12 ARCHITECTURE BEHAVE OF ALARM IS SIGNAL WARN:STD_LOGIC。EVENT AND CLK=39。 THEN WARN =39。AND N=19)THEN WARN =NOT WARN。 END IF。 仿真圖 報警模塊圖 13 在這個模塊中主要實現搶答過程中的報警功能，當主持人按下控制鍵，有限時間內如果人搶答或是計數到時蜂鳴器開始報警，有效電平輸入信號 i；狀態(tài)輸出信號 q；計數脈沖clk2。 ENTITY YMQ IS PORT(AIN4: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 0 WHEN 0001=DOUT7=0110000。 4 WHEN 0101=DOUT7=1011011。 8 WHEN 1001=DOUT7=1111011。 END ARCHITECTURE ART。 15 USE 。 END clkdiv。139。 END IF 。139。039。 16 END rtl。 use 。 m:out std_logic_vector(1 downto 0)。 s0,s1,s2,s3:in std_logic。 ponent js is port(clk,rst,s,stop:in std_logic。 ponent sjxz is port(clk2,rst:in std_logic。 end ponent。 ponent alarm is port(clk,i:in std_logic。 signal ledout:std_logic_vector(6 downto 0)。c=ledout(4)。g=ledout(0)。 u4:ymq port map(ain4=y_out,DOUT7=ledout)。 19 （八 ）主電路連線圖 （九 ）將程序下載到芯片 FLEX— EPF10LC844 上，引腳圖如下 20 三 、 器件編程與下載 將編譯好的模塊程序下載到 CPLD 中（注： device 選取要與硬件對應，否則會導致實驗失敗），連線做硬件實驗。 七 、參考文獻 [1]、江國強：《 EDA 技術習題與實驗》 ， 電子工業(yè)出版社 [2]、 曹昕燕，周風臣，聶春燕：《 EDA 技術試驗與課程設計》，清華大學出版社 [3]、黃仁欣：《 EDA 技術實用教程》，清華大學出版社 22 指導教師評語及設計成績 評 語 課程設計成績： 指導教師： 日期： 年 月 日 。 五 、 實驗設備 計算機， EL教學實驗箱 21 六 、心得體會 通過這次對搶答器的設計和實踐，學到了很多的東西，不僅鞏固了以前所學的知識，而且學到了書本上沒有的東西，在調試中每修改一個小的錯誤，自己心中 的成就感就徒增，特別是把一個程序模塊轉化成原理圖時，自己從課本看到是一段話“首先打開要轉換的 VHDL 文件，選擇 FileCreat/UpdateCreat symbel/Files for current File 命令，即可將當前文件變成一個元件符號 SINGT,然后再于另一工程中調用此元件，但必須注意，此工程和已生成的都在同一文件夾中 ” ——— 課本 P130 頁，這一段話一開始讓我不知其解，后到百度搜索，發(fā)現也是 這幾句話，后看到軟件中的 File中 ” BlockDiagram/Schematic File” ,又去