電工電子綜合實ⅱ多功能數(shù)字計時器實驗報告(文件)
【正文】 0 1 1 0 1 1 2 1 1 0 0 0 1 1 1 0 0 1 1 1 1 3 1 1 0 0 1 0 0 1 1 0 0 1 1 0 4 1 1 0 0 1 0 1 1 1 0 1 1 0 1 5 1 1 0 0 1 1 0 1 1 1 1 1 0 0 6 1 1 0 0 1 1 1 0 0 0 0 1 1 1 7 1 1 0 1 0 0 0 1 1 1 1 1 1 1 8 1 1 0 1 0 0 1 1 1 0 0 1 1 1 9 的小數(shù)點引腳懸空，故計時和譯碼顯示部分電路如下圖九（以秒位為例）： 圖八：計時和譯碼部分電路圖 清零電路 以圖九中秒位計時和譯碼電路為 例，圖中 1 片 CD4518所集成的兩個計數(shù)器。當輸出為 1001 時需要對十位進位，也就是說，此時需要給控制十位計數(shù)的集成電路一個下降沿?？紤]電路清零模塊，使用兩個與非門（圖中空置的輸入端為清零輸入端）。 然而本次實驗還要求提供整體任意時刻清零的功能，則可以設計一個開關 K2，使得當開關閉合時所有 4518 的清零端都接高電平，此時即可以實現(xiàn)整體清零目的。 為使分計數(shù)器可以不受到秒計數(shù)器的進位脈沖的限制，所以校分時選通較快的 2HZ 的校分信號進行快速校分，同時還要切斷 1HZ 的脈沖，使校分的同時秒計數(shù)器停止工 作。如果直接將開關的輸出端直接連接至分個位的時鐘的話，這些上升沿將導致它瞬間跳變幾個數(shù)值。其引腳圖如圖十一所示： 圖十一： 74LS74 引腳圖 由圖可見，每片 74LS74 中集成了兩個 D 觸發(fā)器。正常計時狀態(tài)下，開關連接高電平，此時 Q 端輸出高電平，總輸出端的信號與秒的十位進位信號相同。 設分十位所對應的計數(shù)器的輸出為 1QD,1QC,1QB,1QA；分個位所對應的計數(shù)器的輸出為 2QD,2QC,2QB,2QA；秒十位所對應的計數(shù)器的輸出為 3QD,3QC,3QB,3QA；秒個位所對應的計數(shù)器的輸出為 4QD,4QC,4QB,4QA。而報時脈沖信號可以由 CD4040 輸出分頻信號中得到，低音選用 500Hz的脈沖，高音選用 1KHz 的脈沖。 五 、整體電路的設計 在各個單元電路的基礎上，按照下圖的單元關系與信號傳輸關系，將各個單元電路整合為整體的電路。其實也可以看做數(shù)電的綜合實驗。這是進行以后實驗的基礎。增強安全意識，電路出現(xiàn)問題迅速斷電，避免造成元器件損壞。 最后是校分和清零電路，要注意它們分別和計數(shù)器中哪些端口連接， 不能接錯，而這一部分電路采用 D 觸發(fā)器，巧妙的防止了抖動和實現(xiàn)了任意狀態(tài)清零。在長時間計數(shù)的過程中，會產生偏差。與 NE555 多諧振蕩器產生的脈沖相比，晶振產 生的頻率更為準確。 同步連接方式的優(yōu)點是在完成同樣功能的前提下，同步電路具有速度快，不容易產生競爭冒險的優(yōu)點。在對時間精度要求較高，要長時間運行的電路中要采用同步電路避免積累誤差。通過自己解決實驗中遇到的問題，提高了能力，鞏固了理論知識，也增強了信心。 參考文獻 [1]蔣立平 主編 .《數(shù)字邏輯電路與系統(tǒng)設計》 [2]王建新 姜萍 《電子線路實踐教程》 。 最后，感謝老師在實驗中的幾次重要提醒與幫助，感謝同學對我的支援。學會使用儀器對線路進行檢查與調試。電路復雜度增加。同時，晶振的集成度遠遠高于 NE555 構成的多諧振蕩器，便于電路的小型化。晶振的主要作用在于產生原始時鐘頻率。 在電路的改進和比較方面，我想提出幾點： 用晶振代替 NE555 來產生高頻脈沖信號。再者計數(shù)器電路難度不大，正確的分析好進位的特點，選好進位管腳即可，但是由于后面要接入校分和清零電路的信號，所以還得注意一些細節(jié)。電路分塊搭接，電源，地線首先搭好，各塊電路用不同顏色連線加以區(qū)別 ，方便線路檢查。 對于這次實驗，自己總結了如下幾點。
法律信息相關推薦
鄂ICP備17016276號-1