【正文】 及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過(guò)的材料。對(duì)本研究提供過(guò)幫助和做出過(guò)貢獻(xiàn)的個(gè)人或集體，均已在文中作了明確的說(shuō)明并表示了謝意。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。 涉密論文按學(xué)校規(guī)定處理。圖表整潔，布局合理，文字注釋必須使用工程字書寫，不準(zhǔn)用徒手畫 3）畢業(yè) 論文須用 A4 單面打印，論文 50 頁(yè)以上的雙面打印 4）圖表應(yīng)繪制于無(wú)格子的頁(yè)面上 5）軟件工程類課題應(yīng)有程序清單，并提供電子文檔 1）設(shè)計(jì)（論文） 2）附件：按照任務(wù)書、開(kāi)題報(bào)告、外文譯文、譯文原文（復(fù)印件）次序裝訂 指導(dǎo)教師評(píng)閱書 指導(dǎo)教師評(píng)價(jià)： 一、撰寫（設(shè)計(jì)）過(guò)程 學(xué)生在論文（設(shè)計(jì)）過(guò)程中的治學(xué)態(tài)度、工作精神 □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 學(xué)生掌握專業(yè)知識(shí)、技能的扎實(shí)程度 □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 學(xué)生綜合運(yùn)用所學(xué)知識(shí)和專業(yè)技能分析和解決問(wèn)題的能力 □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 研究方法的科學(xué)性；技術(shù)線路的可行性；設(shè)計(jì)方案的合理性 □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 完成畢業(yè)論文（設(shè)計(jì)）期間的出勤情況 □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 二、論文（設(shè)計(jì)）質(zhì)量 論文（設(shè)計(jì)）的整體結(jié)構(gòu)是否符合撰寫規(guī)范？ □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 是否完成指定的論文（設(shè)計(jì)）任務(wù)（包括裝訂及附件）？ □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 三、論文（設(shè)計(jì)）水平 論文（設(shè)計(jì)）的理論意義或?qū)鉀Q實(shí)際問(wèn)題的指導(dǎo)意義 □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 論文的觀念是否有新意？設(shè)計(jì)是否有創(chuàng)意？ □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 論文（設(shè)計(jì)說(shuō)明書）所體現(xiàn)的整體水平 □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 建議成績(jī)： □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 （在所選等級(jí)前的□內(nèi)畫“√”） 指導(dǎo)教師： （簽名） 單位： （蓋章） 年 月 日 評(píng)閱教師評(píng)閱書 評(píng)閱教師評(píng)價(jià)： 一、論文（設(shè)計(jì)）質(zhì)量 論文（設(shè)計(jì)）的整體結(jié)構(gòu)是否符合撰寫規(guī)范？ □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 是否完成指定的論文（設(shè)計(jì)）任 務(wù)（包括裝訂及附件）？ □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 二、論文（設(shè)計(jì)）水平 論文（設(shè)計(jì)）的理論意義或?qū)鉀Q實(shí)際問(wèn)題的指導(dǎo)意義 □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 論文的觀念是否有新意？設(shè)計(jì)是否有創(chuàng)意？ □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 論文（設(shè)計(jì)說(shuō)明書）所體現(xiàn)的整體水平 □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 建議成績(jī)： □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 （在所選等級(jí)前的□內(nèi)畫“√”） 評(píng)閱教師： （簽名） 單位： （蓋章） 年 月 日 南昌航空大學(xué)學(xué)士論文 6 教研室（或答辯小組）及教學(xué)系意見(jiàn) 教研室（或答辯小組）評(píng)價(jià)： 一、答辯過(guò)程 畢業(yè)論文（設(shè)計(jì)）的基本要點(diǎn)和見(jiàn)解的敘述情況 □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 對(duì)答辯問(wèn)題的反應(yīng)、理解、表達(dá)情況 □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 學(xué)生答辯過(guò)程中的精神狀態(tài) □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 二、論文（設(shè)計(jì)）質(zhì)量 論文（設(shè)計(jì)）的整體結(jié)構(gòu)是否符合撰寫規(guī)范？ □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 是否完成指定的論文（設(shè)計(jì)）任務(wù)（包括裝訂及附件）？ □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 三、論文（設(shè)計(jì)）水平 論文（設(shè)計(jì)）的理論意義或?qū)鉀Q實(shí)際問(wèn)題的指導(dǎo)意義 □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 論文的觀念是否有新意？設(shè)計(jì)是否有創(chuàng)意？ □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 論文（設(shè)計(jì)說(shuō)明書）所體現(xiàn)的整體水平 □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 評(píng)定成績(jī)： □ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格 教研室主任（或答辯小組組長(zhǎng)）： （簽名） 年 月 日 教學(xué)系意見(jiàn)： 系主任： （簽名） 年 月 日 南昌航空大學(xué)學(xué)士論文 7 第一章 緒論 研究?jī)?nèi)容及意義 高精度的信號(hào)源對(duì)通信系統(tǒng)、電子對(duì)抗以及各種電子測(cè)量技術(shù)十分重要。較傳統(tǒng)的頻率合成技術(shù)相比 ,直接頻率合成技術(shù)（ Direct Digital Synthesis， 簡(jiǎn)稱 DDS），具有頻率分辨率高、頻率轉(zhuǎn)變速度快、輸出相位連續(xù)、相位噪聲低、可編程和全數(shù)字化、便于集成等突出優(yōu)點(diǎn) ,使其得到越來(lái)越廣泛的應(yīng)用 ,成為眾多電子系統(tǒng)中不可缺少的組成部分。 國(guó)內(nèi)外研究 概況 傳統(tǒng)的波形發(fā)生器多采用模擬電路或單片機(jī)或?qū)Ｓ眯酒?，由于成本高或控制方式不靈活或波形種類少不能滿足實(shí)際需求。 并且 在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、高分辨力、相位連續(xù)性、正交輸出以及集成化南昌航空大學(xué)學(xué)士論文 8 等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過(guò)了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。第三章為硬件設(shè)計(jì)及外圍電路方案介紹。 南昌航空大學(xué)學(xué)士論文 9 第二章 系統(tǒng)概述 系統(tǒng)設(shè)計(jì)平臺(tái)介紹 EDA（ Electronic Design Automation）技術(shù)作為現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它依賴功能強(qiáng)大的計(jì)算機(jī)，在 EDA 工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言 HDL（ Hardware Description Language）為系統(tǒng)邏輯描述手段完 成的設(shè)計(jì)文件，自動(dòng)完成邏輯化簡(jiǎn)、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局布線），以及邏輯優(yōu)化和仿真測(cè)試等項(xiàng)功能，直至實(shí)現(xiàn)既定性能的電子線路系統(tǒng)功能。 在硬件描述語(yǔ)言方面，本系統(tǒng)采用了 VHDL 硬件描述語(yǔ)言， VHDL[全名是VHSIC(Very High Speed Integrated Circuit) Hardware Description Language]是EDA技術(shù)的重要組成部分 ,由美國(guó)國(guó)防部發(fā)起 創(chuàng)建，由 IEEE (The Institute of Electrical and Electronics Engineers)進(jìn)一步發(fā)展并發(fā)布，是硬件描述語(yǔ)言的業(yè)界標(biāo)準(zhǔn)之一。 （ 3） VHDL 具有多層次的設(shè)計(jì)描述功能，既可以描述系統(tǒng)級(jí)電路，又可以描述門級(jí)電路。圖 下排的流程框圖，是與上面的 Quartus II 設(shè)計(jì)流程相對(duì)照 的標(biāo)準(zhǔn)的 EDA開(kāi)發(fā)流程。波形數(shù)據(jù)產(chǎn)生器由 數(shù)控分頻、尋址計(jì)數(shù)器 、 正弦 ROM、方波 三角波 ROM 構(gòu)成。 系統(tǒng)原理框圖介紹 根據(jù)設(shè)計(jì)要求，多波形信號(hào)發(fā)生器由 3 部分組成，即時(shí)鐘信號(hào)發(fā)生器、波形數(shù)據(jù)產(chǎn)生器和 D/A轉(zhuǎn)換電路。 圖 波形數(shù)據(jù)系統(tǒng)框圖 圖中 DFR為數(shù)控分頻器，根據(jù)儀器面板 4 位數(shù)字量開(kāi)關(guān)產(chǎn)生的預(yù)置數(shù)據(jù) D輸出不同頻率的時(shí)鐘，以改變輸出信號(hào)的頻率。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的 數(shù)字集成電路 。 本次設(shè)計(jì)采用 Altera 公司的 ACEX1K 系列 EP1K10TC1003， 其典型邏輯門數(shù)（包括邏輯門和 RAM）為 10000 門，最大可用系統(tǒng)門數(shù)為 56000 門，邏輯單元（ Logic elements）為 576 個(gè)，邏輯陣列模塊（ Logic array blocks）為 36 個(gè)，嵌入式陣列模塊（ Embedded array blocks）為 3 個(gè)， RAM 總?cè)萘繛?12288 字節(jié)， EP1K10TC1003 具有 100 個(gè)管腳， 除電源引腳、地線引腳、全局控制引腳和 JTAG 引腳外，共提供 了 66 個(gè)可用 I/O 腳 ， 這些引腳可以任意配置為輸入、輸出和雙向方式， 芯片的工作電壓為 +5V。 并且 電路帶來(lái)的高頻干擾也會(huì)更大，影響波形效果 。 CPLD 及 外圍電路設(shè)計(jì) CPLD 主控 電路設(shè)計(jì) 本次設(shè)計(jì)主控電路設(shè)計(jì)基于北京百科融創(chuàng) EDA教學(xué) 開(kāi)發(fā)平臺(tái) ， CPLD芯片為 Altera 公司的 EP1K10TC1003，共 100 個(gè) 管腳，提供 66 個(gè) 可用