基于fpga的出租車計(jì)價(jià)器設(shè)計(jì)-wenkub
2023-07-03 16:03:07 本頁(yè)面
【正文】 等待時(shí)間和總費(fèi)用，控制模塊是用來(lái)控制計(jì)費(fèi)模塊，數(shù)碼管顯示模塊用來(lái)顯示行駛的公里數(shù)、等待累計(jì)時(shí)間和總費(fèi)用等信息。若在行駛狀態(tài)，則計(jì)程器開(kāi)始加計(jì)數(shù)，超過(guò)兩公里后每公里1元。計(jì)價(jià)費(fèi)用顯示范圍為：0~999元，分辨率1元。隨著社會(huì)的不斷進(jìn)步，人們生活水平的不斷提高，出租車逐漸成為人們?nèi)粘Ｉ畈豢扇鄙俚慕煌üぞ?。論述了?jì)程模塊，計(jì)費(fèi)模塊，計(jì)時(shí)模塊，動(dòng)態(tài)譯碼模塊等的設(shè)計(jì)方法與技巧。 1．引言:隨著EDA技術(shù)的高速發(fā)展，電子系統(tǒng)的設(shè)計(jì)技術(shù)發(fā)生了深刻的變化，大規(guī)?？删幊踢壿嬈骷﨏PLD／FPGA的出現(xiàn)，給設(shè)計(jì)人員帶來(lái)了諸多方便。而計(jì)價(jià)器作為出租車的一個(gè)重要組成部分，關(guān)系著出租車司機(jī)和乘客雙方利益，起著重要的作用，因而出租車計(jì)價(jià)器的發(fā)展非常迅猛。等待計(jì)時(shí)器顯示范圍為：0~60分鐘，分辨率1分鐘。若出租車停止等待狀態(tài)，則計(jì)時(shí)器開(kāi)始加計(jì)數(shù)，當(dāng)時(shí)間超過(guò)三分鐘后，計(jì)費(fèi)器以每3分鐘1元累加?？傇O(shè)計(jì)圖：3 .各模塊設(shè)計(jì)：：,計(jì)數(shù)器的分頻模塊： .2 計(jì)數(shù)器的分頻模塊具體框圖： 引腳分配： 信號(hào)名稱功能描述方向?qū)挾?Clk輸入50MHz的時(shí)鐘信號(hào)input1Clk_1輸出經(jīng)過(guò)分頻以后的1Hz的時(shí)鐘信號(hào) output1reset復(fù)位信號(hào) input1電路設(shè)計(jì)：此模塊的功能是對(duì)總的時(shí)鐘進(jìn)行分頻，分出的頻率是讓計(jì)數(shù)器用的，因?yàn)榭偟臅r(shí)鐘是50M的。 output clk_1。 clk_1=139。 end else count=count+139。 ：module licheng(reset,start,clk_1,lch)。 reg [5:0] count。b000000。 count=count+639。b0001。b000010) count=639。 end end end endmodule：：，計(jì)時(shí)模塊的框圖：管腳分配信號(hào)名稱功能描述輸入輸出位寬Clk_1分頻后計(jì)時(shí)時(shí)鐘，頻率為1Hzinput1reset清零信號(hào)input1start出租車開(kāi)啟信號(hào)input1jishi計(jì)時(shí)模塊計(jì)算的時(shí)間數(shù)據(jù)output8Jishi_1計(jì)時(shí)收費(fèi)輸出數(shù)據(jù)output8，計(jì)時(shí)模塊的VerilogHDL源代碼：module js(reset,start,clk_1,jishi,jishi_1)。 reg [7:0] jishi,jishi_1。b000000。b00000000。 count2=count2+639。 if(count2==639。b000000。 jishi[3:0]=439。b000000。，計(jì)費(fèi)模塊:：費(fèi)用計(jì)數(shù)器模塊用于出租車啟動(dòng)后，根據(jù)行駛路程和等待時(shí)間計(jì)算費(fèi)用。 output fee。 always(lch,jishi_1) begin if(lch[7:0]839。b01000539。 fee[13:10]=439。b01010。b0,jishi_1[3:0]}+{139。b00010。 fee[13:10]=439。b10100。b01001) begin fee[4:0]=fee[4:0]539。 end if(fee[9:5]539。b0010。 fee[13:10]=fee[13:10]+439。b00000000001000。b01000。 fee[13:10]=439。b10100。b01001) begin fee[4:0]=fee[4:0]539。 end if(fee[9:5]539。b0010。 fee[13:10]=fee[13:10]+439。 output hex0,hex1,hex2, hex4, hex5, hex6, hex7。 wire [13:0] fee。 hex7[6:0]=739。 hex5[6:0]=739。 hex1[6:0]=739。 end case(lch[3:0]) 439。b0001:hex6[6:0]=739。b0100100。 439。b0101:hex6[6:0]=739。b0000010。 439。b1001:hex6[6:0]=739。 endcase case(lch[7:4]) 439。b0001:hex7[6:0]=739。b0100100。 439。b0101:hex7[6:0]=739。b0000010。 439。b1001:hex7[6:0]=739。 endcase case(jishi[3:0]) 439。b0001:hex4[6:0]=739。b0100100。 439。b0101:hex4[6:0]=739。b0000010。 439。b1001:hex4[6:0]=739。 endcase case(jishi[7:4]) 439。b0001:hex5[6:0]=739。b0100100。 439。b0101:hex5[6:0]=739。b0000010。 439。b1001:hex5[6:0]=739。 endcase case(fee[3:0]) 439。b0001:hex0[6:0]=739。b0100100。 439。b0101:hex0[6:0]=739。b0000010。 439。b1001:hex0[6:0]=739。 endcase cas
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1