組合電路分析與設(shè)計(jì)-wenkub
2023-02-02 21:16:23 本頁面
【正文】 Y1AAY1( a)( b)1 ≥ 1 Y2AAY2( a)( b)干擾信號(hào) 01 ?? AAY 12 ??? AAY消去競(jìng)爭(zhēng)冒險(xiǎn)的方法 1. 發(fā)現(xiàn)并消去互補(bǔ)變量。有圈相切，則有競(jìng)爭(zhēng)冒險(xiǎn) ACBCBAY ???增加冗余項(xiàng)， 消除競(jìng)爭(zhēng)冒險(xiǎn) Y1ABC12534≥ 1amp。 實(shí)現(xiàn)組合電路的基礎(chǔ)是邏輯代數(shù)和門電路 。 在許多情況下 ， 如果用中 、 大規(guī)模集成電路來實(shí)現(xiàn)組合函數(shù) ， 可以取得事半功倍的效果 。 ③ 組合電路的分析步驟：邏輯圖 → 寫出邏輯表達(dá)式→ 邏輯表達(dá)式化簡(jiǎn) → 列出真值表 → 邏輯功能描述 。amp。 P115 增加乘積項(xiàng) BCBAY ??Y1 ABC 00 01 11 100 0 0 0 11 0 1 1 1ABC123≥ 14amp。 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因：主要是門電路的延遲時(shí)間產(chǎn)生的。 amp。 CABCABF ???amp。三個(gè)按鍵 A、 B、 C按下時(shí)為“ 1”，不按時(shí)為“ 0”。 組合邏輯電路設(shè)計(jì) 已知 求 例
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1