【正文】 退 出 6 4 K b 86 4 K b 8譯碼器電路A 1 6A 1 7A 1 8A 1 9D B 0圖 6 . 1 8 字 位 擴 展 應 用 舉 例 示 意 圖~D B 7~A 1 5A 0圖 16位機的存儲系統(tǒng) 退 出 B H E B L EF F F F FF F F F DF F F F B0 0 0 0 50 0 0 0 30 0 0 0 1F F F F EF F F F CF F F F A0 0 0 0 40 0 0 0 20 0 0 0 0高 位 存 儲 體奇 存 儲 體低 位 存 儲 體偶 存 儲 體圖 6 . 1 9 1 6 位 機 的 存 儲 系 統(tǒng)表 使用 BHE和 BLE（ A0）選擇存儲體 退 出 BLE [A0] 功能 所用數(shù)據(jù)引腳 0 0 允許 2個存儲體進行 16位數(shù)據(jù)傳送（偶地址） AD15 ~ AD0 0 1 允許高位存儲體進行 8位數(shù)據(jù)傳送（奇地址） AD15 ~ AD8 1 0 允許高位存儲體進行 8位數(shù)據(jù)傳送（偶地址） AD7 ~ AD0 1 1 兩個存儲體都未選中 圖 存儲體寫選擇控制信號 退 出 11B H EW RA0H W RL W R圖 6 . 2 0 存 儲 體 寫 選 擇 控 制 信 號圖 包含 1MB的一個 8086存儲系統(tǒng) 退 出 ABCG2 AG2 BG17 4 L S 1 3 8ABCG2 AG2 BG17 4 L S 1 3 8D0~ D7A0~ A1 5A0~ A1 5D0~ D7amp。 退 出 圖 靜態(tài) RAM的存儲電路 退 出 X 地 址 選 擇 線V c cT 1T 2T 3 T 4T 5 T 6T 7 T 8I / OI / OY 地 址 選 擇 線圖 6 . 1 靜 態(tài) R A M 的 存 儲 電 路所 有 存 儲 元 共 用 此 電 路圖 SRAM 6264外部腳圖 退 出 圖 單管動態(tài)存儲元的電路 退 出 字 選 線 （ 地 址 選 擇 線 ）位 線 D（ 數(shù) 據(jù) 線 ）分 布 電 容CD存 儲 電 容C圖 6 . 3 單 管 動 態(tài) 存 儲 元 的 電 路圖 2164A外部引腳圖 退 出 圖 2164A外部引腳圖 圖 EPROM存儲單元示意圖 退 出 + 5 VDSA 1SiO2 浮 空 多晶 硅 柵P+P+N 基 體字 線E P R O M位 線( a ) ( b )圖 6 . 5 E P R O M 存 儲 單 元 示 意 圖 圖 EPROM 27256引腳圖 退 出 圖 E2PROM存儲元結構示意圖 退 出 n+n+場 氧 化 物門 氧 化 物基 體P第 一 級 多 晶 硅（ 浮 空 柵 ）第 二 級 多 晶 硅隧 道 氧 化 硅+ VG+ VD圖 6 . 7 E2P R O M 存 儲 元 結 構 示 意 圖 圖 NMC98C64A引腳圖 退 出 圖 退 出 D B 0A 0A 1 2M E M RA 1 9A 1 8A 1 7A 1 6A 1 5M E M WD B 7A 0A 1 2W EC S2 O E C S1 amp。每個存儲體的獨立的寫信號如 圖 。 在 Intel系列的 CPU通過產生獨立的寫信號來選擇每個存 儲體的寫操作，如 圖 。 退 出 綜上所述，存儲器容量的擴展可以分為 3步： 第一，選擇合適的芯片； 第二，根據(jù)要求將芯片“多片并連”進行位擴展，設計出滿足字長要求的存儲模塊； 第三，將多組串聯(lián)，對存儲模塊進行字擴展，構成符合要求的存儲器系統(tǒng)。 分析： 由于 2164是 64K 1的芯片，所以首先要進行位擴展。其連接示意圖如 圖 示。 位擴展的電路連接方法是 ：將每個存儲芯片的地址線和控制線（包括選片信號線、讀 /寫信號線等）全部同名接在一起，而將它們的數(shù)據(jù)線分別引出連接至數(shù)據(jù)總線的不同位上。 三、 PAL可編程譯碼器 圖 PAL16L8代替圖 。利用74LS138作為譯碼器件，采用全譯碼，其連接圖如 圖 所示。否則，會造成總線競爭而使微機無法正常工作。 退 出 0111 101? ???? ???? ???? 該片 6264的地址范圍為： 0111 1010 0000 0000 0000=3E000H ? 到 0011 1111 1111 1111 1111=3FFFFH 若將圖 “與非”門改為“或”門，如 圖 示，則 6264的地址范圍就變成 84000H～ 85FFFH。 一、全地址譯碼方式 所謂全地址譯碼，就是構成存儲器時要使用全部地址總線信號，即所有的高位地址信號用來作為譯碼器的輸入，低位地址信號接存儲芯片的地址輸入線，從而使得存儲器芯片上的每一個單元在整個內存空間中具有唯一的一個地址。寫完后，此管腳變?yōu)楦唠娖健? OE ：輸出允許信號，低電平有效。 2. EEPROM的外部特性 NMC98C64A為 8K 8位的 EEPROM，其引腳如 圖。當 OE=0時，芯片中的數(shù)據(jù)可由 D0～ D7端輸出。 2. EPROM的外部特性 27256的外部引腳如 圖 ，這是一塊 32K 8bit的 EPROM芯片， 27256各引腳如下： A0～ Al4： l5根地址輸入線。 WE：寫允許信號。在相應的鎖存信號控制下，它們被鎖存到芯片內部的行地址鎖存器和列地址鎖存器中。 退 出 二、動態(tài)存儲器 1. DRAM的存儲元 單管動態(tài)存儲元電路如 圖 。只有當為低電平時， CPU才能夠從芯片中讀出數(shù)據(jù)，通常與系統(tǒng)總線的 MEMW相連。對 SRAM芯片來講，數(shù)據(jù)線的根數(shù)決定了芯片上每個存儲單元的二進制位數(shù)。 A0～ Al2:13根地址信號線。 退 出 3. 可靠性