[理學(xué)]微機(jī)原理第二章(已修改)
2025-01-31 09:07 本頁(yè)面
【正文】 ? 馮 諾依曼結(jié)構(gòu)及其改進(jìn) ? 計(jì)算機(jī)組成原理 ? 總線結(jié)構(gòu) ? 計(jì)算機(jī)工作原理（模型機(jī)） CPU子系統(tǒng) 存儲(chǔ)器子系統(tǒng) 輸入 /輸出子系統(tǒng) 計(jì)算機(jī)體系結(jié)構(gòu) 輸入設(shè)備 存儲(chǔ)器 運(yùn)算器 控制器 輸出設(shè)備 1. 由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五大部分組成； 2. 數(shù)據(jù)和程序以二進(jìn)制代碼形式無(wú)區(qū)別存放； 3. 控制器根據(jù)存放在存儲(chǔ)器中的程序來(lái)工作（串行執(zhí)行，指令驅(qū)動(dòng)）。 ? 馮 諾依曼體系特征 ? CPU指令集 指令類(lèi)型、格式、尋址方式， RISC或 CISC策略 ? 存儲(chǔ)器系統(tǒng) 分級(jí)實(shí)現(xiàn)系統(tǒng)需求（寄存器、高速緩存、主存、輔存） ? 運(yùn)算器 +控制器 +寄存器 =CPU ? 總線結(jié)構(gòu) ? 并行處理技術(shù) ?對(duì)馮 諾依曼體系的改進(jìn) 計(jì)算機(jī)組成原理 ——體系結(jié)構(gòu)中各部件的功能及互聯(lián) MPU RAM ROM I/O接口 外設(shè) AB DB CB 微處理器 MPU包含運(yùn)算器和控制器，是微機(jī)系統(tǒng)的核心部件。稱(chēng)為中央處理單元 (CPU) 存儲(chǔ)器用來(lái)存放數(shù)據(jù)和程序；分為只讀存儲(chǔ)器 ROM(Read Only Memory) 和隨機(jī)存取存儲(chǔ)器 RAM(Random Access Memory) 輸入輸出接口又稱(chēng)為 I/O接口(Input/Output interface)，是微機(jī)系統(tǒng)與外部設(shè)備交換信息的電路和通道。 傳統(tǒng)意義的三總線，看成 CPU引腳的延伸 ? 總線結(jié)構(gòu) MPU RAM ROM I/O接口 外設(shè) AB DB CB 1 總線是計(jì)算機(jī)中各類(lèi)公共信號(hào)線的集合，是計(jì)算機(jī)系統(tǒng)中各部分聯(lián)絡(luò)的規(guī)范通道。 2 傳統(tǒng)意義觀點(diǎn)，組成微機(jī)系統(tǒng)的各部分通過(guò)地址總線 AB、數(shù)據(jù)總線 DB和控制總線 CB聯(lián)系在一起。 ? 數(shù)據(jù)總錢(qián) DB（ Data Bus） 用來(lái)傳輸數(shù)據(jù)信息 ， 是雙向總線 ， CPU既可通過(guò) DB從內(nèi)存或輸入設(shè)備讀入數(shù)據(jù) ， 又可通過(guò) DB將內(nèi)部數(shù)據(jù)送至內(nèi)存或輸出設(shè)備 。 ? 地址總線 AB（ Address Bus） 用于傳送 CPU發(fā)出的地址信息 ， 是單向總線 。 目的是指明與 CPU交換信息的內(nèi)存單元或 I/O設(shè)備 。 ? 控制總線 CB（ Control Bus） 用來(lái)傳送控制信號(hào) 、 時(shí)序信號(hào)和狀態(tài)信息等 。 其中有的是 CPU向內(nèi)存和外設(shè)發(fā)出的信息 ， 有的則是內(nèi)存或外設(shè)向 CPU發(fā)出的信息 。 可見(jiàn) ，CB中每一根線的方向是一定的 、 單向的 ， 但作為一個(gè)整體則是雙向的 ， 所以在各種結(jié)構(gòu)框圖中 ， 凡涉及到控制總線 CB， 均以雙向線表示 。 MPU M I/O 總線 單總線 MPU I/O M 存儲(chǔ)器總線 I/O總線 雙總線 MPU 局部 I/O 局部 M 緩沖器 總線控 制邏輯 全局 全局 M I/O DMA控制器 雙重總線 局部總線 全局總線 ? CPU 控制器 :指令 譯碼 (根據(jù)指令要求產(chǎn)生對(duì)應(yīng)控制電平 )和確定 操作時(shí)序(這些控制電平在什么時(shí)刻產(chǎn)生 ?維持多長(zhǎng)時(shí)間 ) 指令 控制電平 時(shí)序發(fā)生器 譯碼邏輯 … 控制信號(hào) 時(shí)鐘 時(shí)鐘周期 ——計(jì)算機(jī)系統(tǒng)中最小計(jì)時(shí)單位，由系統(tǒng)時(shí)鐘確定 指令周期 ——執(zhí)行一條指令的時(shí)間，包括取指令 +譯碼 +執(zhí)行 工作周期 ——指令執(zhí)行分成幾個(gè)階段，每個(gè)階段的時(shí)間 指令地址計(jì)算 取指令 指令譯碼 計(jì)算操作數(shù)地址 取操作數(shù) 運(yùn)算 計(jì)算操作 數(shù)地址 存操作數(shù) 暫存器 ALU 狀態(tài)標(biāo)志寄存器 寄存器組 ALU bus 寄存器組、暫存器為 ALU提供操作數(shù)和結(jié)果存放 ALU ( Arithmetic Logic Unit 算數(shù)邏輯單元 ) 完成基本算數(shù)、邏輯運(yùn)算 狀態(tài)標(biāo)志寄存器 根據(jù)運(yùn)算結(jié)果設(shè)置狀態(tài)標(biāo)志 運(yùn)算器 整個(gè) CPU內(nèi)部各單元用片內(nèi)總線互連 ? 存儲(chǔ)器組織 ? 內(nèi)存單元與地址 計(jì)算機(jī)的內(nèi)存儲(chǔ)器是由若干內(nèi)存單元組成的， 每個(gè)內(nèi)存單元存放一個(gè)字節(jié) 的二進(jìn)制信息。內(nèi)存單元的總數(shù)目叫內(nèi)存容量； 計(jì)算機(jī)中每個(gè)內(nèi)存單元有惟一的 地址 ， CPU通過(guò)地址對(duì)指定單元的數(shù)據(jù)進(jìn)行訪問(wèn)（讀／寫(xiě)）； 內(nèi)存容量的大小由 CPU的尋址空間決定。 尋址空間 =2n。(n=表示地址的二進(jìn)制位數(shù) ) …… 56 2A 9B 15 0B5 0x200 0x201
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1