【正文】 直流電機(jī)測(cè)控儀1 緒論 FPGA背景目前以硬件描述語(yǔ)言（Verilog或VHDL）描述的邏輯電路，可以利用邏輯綜合和布局、布線工具軟件，快速地?zé)浿罠PGA上進(jìn)行測(cè)試，這一過(guò)程是現(xiàn)代集成電路設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編程邏輯元件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門數(shù)字電路（比如與門、或門、異或門、非門）或者更復(fù)雜一些的組合邏輯功能，比如譯碼器等。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件，例如觸發(fā)器（Flip－flop）或者其他更加完整的記憶塊，從而構(gòu)成時(shí)序邏輯電路。系統(tǒng)設(shè)計(jì)師可以根據(jù)需要，通過(guò)可編輯的連接，把FPGA內(nèi)部的邏輯塊連接起來(lái)。這就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里。一個(gè)出廠后的成品FPGA的邏輯塊和連接可以按照設(shè)計(jì)者的需要而改變，所以FPGA可以完成所需要的邏輯功能。FPGA一般來(lái)說(shuō)比專用集成電路（ASIC）的速度要慢，無(wú)法完成更復(fù)雜的設(shè)計(jì)，并且會(huì)消耗更多的電能。但是，F(xiàn)PGA具有很多優(yōu)點(diǎn)，比如可以快速成品，而且其內(nèi)部邏輯可以被設(shè)計(jì)者反復(fù)修改，從而改正程序中的錯(cuò)誤，此外，使用FPGA進(jìn)行除錯(cuò)成本較低。廠商也可能會(huì)提供便宜、但是編輯能力有限的FPGA產(chǎn)品。因?yàn)檫@些芯片有的可編輯能力較差，所以這些設(shè)計(jì)的開(kāi)發(fā)是在普通的FPGA上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個(gè)類似于專用集成電路的芯片上。在一些技術(shù)更新比較快的行業(yè)，F(xiàn)PGA幾乎是電子系統(tǒng)中的必要部件，因?yàn)樵诖笈抗┴浨?，必須迅速搶占市?chǎng)，這時(shí)FPGA方便靈活的優(yōu)勢(shì)就顯得很重要。 FPGA發(fā)展前景通常來(lái)說(shuō)半導(dǎo)體產(chǎn)業(yè)是周期性行業(yè)，其周期一般為4到5年。但是隨著新技術(shù)和應(yīng)用的快速發(fā)展，現(xiàn)今半導(dǎo)體周期越來(lái)越短，且每一個(gè)周期都有典型應(yīng)用作為拉動(dòng)點(diǎn)，比如過(guò)去的PC、后來(lái)的通信行業(yè)。FPGA也明顯符合這種規(guī)律。但不同的是，當(dāng)ASIC和ASSP蕭條的時(shí)候，往往迎來(lái)FPGA的大發(fā)展。2008年以來(lái)的金融危機(jī)使得半導(dǎo)體行業(yè)平均跌幅大于10%，但是市場(chǎng)數(shù)據(jù)卻顯示FPGA行業(yè)依然強(qiáng)勁增長(zhǎng)。危機(jī)和低迷使ASIC和ASSP制造者為謹(jǐn)慎起見(jiàn)，不敢貿(mào)然推出新產(chǎn)品，避免巨大的NRE費(fèi)用。而FPGA恰好能迎合這一需求。當(dāng)今，半導(dǎo)體市場(chǎng)格局已成三足鼎立之勢(shì)，F(xiàn)PGA，ASIC和ASSP三分天下。市場(chǎng)統(tǒng)計(jì)數(shù)據(jù)表明，F(xiàn)PGA已經(jīng)逐步侵蝕ASIC和ASSP的傳統(tǒng)市場(chǎng)，并處于快速增長(zhǎng)階段。　　在全球市場(chǎng)中，Xilinx、Altera兩大公司對(duì)FPGA的技術(shù)與市場(chǎng)仍然占據(jù)絕對(duì)壟斷地位。兩家公司占有將近90%市場(chǎng)份額，專利達(dá)6000余項(xiàng)之多，而且這種壟斷仍在加強(qiáng)。同時(shí)，美國(guó)政府對(duì)我國(guó)的FPGA產(chǎn)品與技術(shù)出口進(jìn)行苛刻的審核和禁運(yùn)，使得國(guó)家在航天、航空乃至國(guó)家安全領(lǐng)域都受到嚴(yán)重制約。因此，研發(fā)具有自主知識(shí)產(chǎn)權(quán)的FPGA技術(shù)與產(chǎn)品對(duì)打破美國(guó)企業(yè)和政府結(jié)合構(gòu)成的壟斷，及國(guó)家利益意義深遠(yuǎn)?！　∽鳛橐环N可編程邏輯器件，F(xiàn)PGA在短短二十多年中從電子設(shè)計(jì)的外圍器件逐漸演變?yōu)閿?shù)字系統(tǒng)的核心。伴隨半導(dǎo)體工藝技術(shù)的進(jìn)步，F(xiàn)PGA器件的設(shè)計(jì)技術(shù)取得了飛躍發(fā)展及突破。通過(guò)FPGA器件的發(fā)展歷程來(lái)看，今后仍將朝下以下幾個(gè)方向發(fā)展：　　? 高密度、高速度、寬頻帶、高保密；　　? 低電壓、低功耗、低成本、低價(jià)格；　　? IP軟/硬核復(fù)用、系統(tǒng)集成；　　? 動(dòng)態(tài)可重構(gòu)以及單片集群；　　? 緊密結(jié)合應(yīng)用需求，多元化發(fā)展?！　〈送猓闪薋PGA 架構(gòu)、硬核CPU 子系統(tǒng)（ARM/MIPS/MCU）及其他硬核IP 的芯片已經(jīng)發(fā)展到了一個(gè)“關(guān)鍵點(diǎn)”，它將在今后數(shù)十年中得到廣泛應(yīng)用，為系統(tǒng)設(shè)計(jì)人員提供更多的選擇。例如，以應(yīng)用為導(dǎo)向，在受專利保護(hù)的FPGA平臺(tái)架構(gòu)上無(wú)縫集成特定功能模塊，以形成具備行業(yè)競(jìng)爭(zhēng)優(yōu)勢(shì)（高性價(jià)比）的獨(dú)特產(chǎn)品。Altera、Cypress174。半導(dǎo)體、Intel174。和Xilinx174。公司等供應(yīng)商相繼在最近一年發(fā)布或者開(kāi)始發(fā)售SoC FPGA器件。在FPGA領(lǐng)域，Xilinx和Altera長(zhǎng)期穩(wěn)坐第一第二的位置。根據(jù)最新Form10K數(shù)據(jù)顯示，其分別占有48%和41%的市場(chǎng)份額。，；。這兩家公司一直以來(lái)是市場(chǎng)和技術(shù)的領(lǐng)頭羊，而剩余的市場(chǎng)份額被Lattice占據(jù)多數(shù)?！　榱嗽诟?jìng)爭(zhēng)中占據(jù)主動(dòng)，Xilinx與Altera新近分別宣布其下一代FPGA產(chǎn)品都將采用高k金屬柵技術(shù)的 28nm工藝，以滿足諸如云計(jì)算、移動(dòng)互聯(lián)網(wǎng)和3G應(yīng)用等領(lǐng)域所不斷增長(zhǎng)的帶寬需求。由于PLD器件采用更高技術(shù)的工藝節(jié)點(diǎn)制造，無(wú)疑可以降低成本、提升性能，尤其是能夠改進(jìn)一直以來(lái)為ASIC所詬病的功耗水平，以適應(yīng)更廣闊的設(shè)計(jì)應(yīng)用?！　ilinx和Altera雖然控制世界將近90%的FPGA市場(chǎng)，但是他們的產(chǎn)品是大多以純FPGA為主?！捌脚_(tái)化”已成為FPGA一個(gè)發(fā)展趨勢(shì)，盡管Xilinx和Altera在FPGA“平臺(tái)化”方面在最近幾年也有涉及，但概念和特點(diǎn)比較簡(jiǎn)單，沒(méi)有完全形成氣候。權(quán)威市場(chǎng)調(diào)研機(jī)構(gòu)Gartner 2010年初的預(yù)測(cè)數(shù)據(jù)表明，F(xiàn)PGA正處于一個(gè)加速增長(zhǎng)的市場(chǎng)勢(shì)態(tài)中。未來(lái)5年，%，這種增長(zhǎng)幅度遠(yuǎn)大于ASIC和ASSP市場(chǎng)。同時(shí)，市場(chǎng)數(shù)據(jù)表明其行業(yè)平均毛利大于60%。FPGA行業(yè)需要更大的市場(chǎng)規(guī)模，以吸引更多的使用者。預(yù)計(jì)未來(lái)5年，隨著產(chǎn)量增加，成本進(jìn)一步降低，F(xiàn)PGA市場(chǎng)份額將會(huì)持續(xù)增大。 課程設(shè)計(jì)任務(wù)在本課程設(shè)計(jì)中使用Altera公司的EP2C35系列的FPGA芯片，利用SOPCNIOSIIEP2C35開(kāi)發(fā)板設(shè)計(jì)一個(gè)直流電機(jī)測(cè)控儀控制和測(cè)量開(kāi)發(fā)板上的直流電機(jī)，設(shè)計(jì)模塊要求能產(chǎn)生可調(diào)占空比的PWM波以對(duì)直流電機(jī)進(jìn)行速度控制，并能通過(guò)開(kāi)發(fā)板上直流電機(jī)模塊的霍爾器件反饋的信息，計(jì)算直流電機(jī)轉(zhuǎn)速，并顯示電機(jī)的信息。（1）基本技能掌握：1 掌握時(shí)鐘作用下頻率的控制2 掌握十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)3 掌握16位的鎖存器的設(shè)計(jì)4 掌握顯示譯碼功能的設(shè)計(jì)（2）基本功能要求1 利用旋轉(zhuǎn)電位器實(shí)現(xiàn)轉(zhuǎn)速的控制2 利用PWM信號(hào)實(shí)現(xiàn)轉(zhuǎn)速的控制（3）擴(kuò)展功能選擇性要求1 利用44鍵盤陣列實(shí)現(xiàn)鍵盤轉(zhuǎn)速的控制2 利用16*16點(diǎn)陣顯示實(shí)現(xiàn)轉(zhuǎn)速的顯示2 設(shè)計(jì)原理 直流電機(jī)測(cè)控總原理，F(xiàn)PGA為Altera公司的EP2C35系列，輸入設(shè)備有時(shí)鐘、4*4鍵盤、霍爾器件。時(shí)鐘采用1MHZ,4*4鍵盤給FPGA輸入一個(gè)4位數(shù)組信號(hào)，霍爾器件輸入計(jì)數(shù)脈沖。輸出設(shè)備有直流電機(jī)、16*16點(diǎn)陣LED，直流電機(jī)可采用直接由旋鈕控制轉(zhuǎn)速或者PWM控制轉(zhuǎn)速，16*16點(diǎn)陣LED顯示每分鐘轉(zhuǎn)速以及設(shè)計(jì)者名字?；魻柶骷绷麟姍C(jī)16*16點(diǎn)陣LED4*4鍵盤FPGA時(shí)鐘1MHZ 直流電機(jī)與霍爾器件工作原理直流電機(jī)是我們生活當(dāng)中常用的一種電子設(shè)備。：下面就上圖來(lái)說(shuō)明直流電機(jī)的工作原理。將直流電源通過(guò)電刷接通電樞繞組，使電樞導(dǎo)體有電流流過(guò)， 由于電磁作用，這樣電樞導(dǎo)體將會(huì)產(chǎn)生磁場(chǎng)。同時(shí)產(chǎn)生的磁場(chǎng)與主磁極的的磁場(chǎng)產(chǎn)生電磁力，這個(gè)電磁力作用于轉(zhuǎn)子，使轉(zhuǎn)子以一定的速度開(kāi)始旋轉(zhuǎn)。這樣電機(jī)就開(kāi)始工作。為了能夠測(cè)定出電機(jī)在單位時(shí)間內(nèi)轉(zhuǎn)子旋轉(zhuǎn)了多少個(gè)周期，我們?cè)陔姍C(jī)的外部電路中加入了一個(gè)開(kāi)關(guān)型的霍爾原件（44E），同時(shí)在電子轉(zhuǎn)子上的轉(zhuǎn)盤上加入了一個(gè)能夠使霍爾原件產(chǎn)生輸出的帶有磁場(chǎng)的磁鋼片。當(dāng)電機(jī)旋轉(zhuǎn)時(shí)，帶動(dòng)轉(zhuǎn)盤是的磁鋼片一起旋轉(zhuǎn)，當(dāng)磁鋼片旋轉(zhuǎn)到霍爾器件的上方時(shí)，可以導(dǎo)致霍爾器件的輸出端高電平變?yōu)榈碗娖?。?dāng)磁鋼片轉(zhuǎn)過(guò)霍爾器件上方后，霍爾器件的輸出端又恢復(fù)高電平輸出。這樣電機(jī)每旋轉(zhuǎn)一周，則會(huì)使霍爾器件的輸出端產(chǎn)生一個(gè)低脈沖，我們就可以通過(guò)檢測(cè)單位時(shí)間內(nèi)霍爾器件輸出端低脈沖的個(gè)數(shù)來(lái)推算出直流電機(jī)在單位時(shí)間內(nèi)的轉(zhuǎn)速。：、霍爾器件電路圖直流電機(jī)驅(qū)動(dòng)有兩種方式，其一是可以由模擬電平來(lái)驅(qū)動(dòng)，把電路圖上4與3短接，可以旋轉(zhuǎn)實(shí)驗(yàn)箱左邊的旋鈕，調(diào)節(jié)旋鈕的可以控制速度；其二是通過(guò)PWM控制，把電路圖的6與5短接，PWM信號(hào)高電位選通三極管，讓直流電機(jī)轉(zhuǎn)動(dòng)，不過(guò)為了讓直流電機(jī)獲得較大的轉(zhuǎn)速，同樣要把電機(jī)左邊的旋鈕調(diào)到比較大的位置。 4*4鍵盤驅(qū)動(dòng)對(duì)鍵盤的電位掃描，就可以確定當(dāng)前的鍵有沒(méi)有被按下。，在按鍵沒(méi)有被按下時(shí)，在判斷電位點(diǎn)可以獲取高電位，在鍵被按下時(shí)，在判斷電位為低電位，這樣可以通過(guò)判斷點(diǎn)電位的高低即可確定按鍵有沒(méi)有被按下。4*，掃描鍵盤由FPGA的8個(gè)控制端口確定，控制行端口設(shè)置為buffer模式，控制列端口設(shè)置為in模式，掃描鍵盤的方法為先給第一行鍵盤為低電平，其余行列為高電平，讀取縱列的電位值，如果沒(méi)鍵被按下，在電位判斷端口獲取的為高電位，如果有鍵按下，電位判斷點(diǎn)的電平不全為零，由電位值的第幾位為零就可以確定當(dāng)前行那個(gè)鍵被按下，依次對(duì)四行鍵盤掃描，掃描結(jié)束輸出4位數(shù)組的信號(hào)，以告訴那個(gè)鍵被按下。 4*4矩陣鍵盤電路原理圖 16*16點(diǎn)LED陣列驅(qū)動(dòng)16*16點(diǎn)陣由此256個(gè)LED通過(guò)排列組合而形成16行*16列的一個(gè)矩陣式的LED陣列，俗稱16*16點(diǎn)陣。單個(gè)的LED的電路如下圖201所示：由上圖可知，對(duì)于單個(gè)LED的電路圖當(dāng)Rn輸入一個(gè)高電平，同時(shí)Cn輸入一個(gè)低電平時(shí)，電路形成一個(gè)回路，LED發(fā)光。也就是LED點(diǎn)陣對(duì)應(yīng)的這個(gè)點(diǎn)被點(diǎn)亮。16*16點(diǎn)陣也就是由16行和16列的LED組成，其中每一行的所有16個(gè)LED的Rn端并聯(lián)在一起，每一列的所有16個(gè)LED的Cn端并聯(lián)在一起。通過(guò)給Rn輸入一個(gè)高電平，也就相當(dāng)于給這一列所有LED輸入了一個(gè)高電平，這時(shí)只要某個(gè)LED的Cn端輸入一個(gè)低電平時(shí)，對(duì)應(yīng)的LED就會(huì)被點(diǎn)亮。： 16*16點(diǎn)陣電路原理圖16*16點(diǎn)陣LED驅(qū)動(dòng)時(shí)，依次選通LED點(diǎn)陣行端口，每次只能選通一個(gè)端口(Cn)，字符譯碼的第N列結(jié)果在列端口（Rn）輸入，通過(guò)高速依次點(diǎn)亮led點(diǎn)陣就可看到led點(diǎn)陣上顯示的數(shù)字和文字。 PWM控制原理PWM控制就是對(duì)脈沖的寬度進(jìn)行調(diào)制的技術(shù)。即通過(guò)對(duì)一系列脈沖的寬度進(jìn)行調(diào)制來(lái)等效地獲得所需要的波形。 ，設(shè)定值計(jì)數(shù)器設(shè)置PWM信號(hào)的占空比。當(dāng)U\D=1，輸入CLK2，使設(shè)定值計(jì)數(shù)值的輸出值增加，PWM的占空比增加，電機(jī)轉(zhuǎn)速加快；當(dāng)U\D=０，輸入CLK2使設(shè)定值計(jì)算器的輸出值減小，PWM的占空比減小，電機(jī)轉(zhuǎn)速變慢。在CLK０的作用下，鋸齒波計(jì)數(shù)器輸出周期性線性增加的鋸齒波。當(dāng)計(jì)數(shù)值小于設(shè)定值時(shí)，數(shù)字比較器輸出低電平；當(dāng)計(jì)數(shù)值大于設(shè)定值時(shí)，數(shù)字比較器輸出高電平，由此產(chǎn)生周期性的PWM波形。旋轉(zhuǎn)反向控制電路控制直流電動(dòng)機(jī)轉(zhuǎn)向和啟/停，該電路由兩個(gè)２選１多路選擇器組成，Z\F鍵控制選擇PWM波形從正端Z進(jìn)入H橋，還是從負(fù)端進(jìn)入H橋，以控制電機(jī)的旋轉(zhuǎn)方向。START鍵通過(guò)“與”門控制PWM的輸出，實(shí)現(xiàn)對(duì)電機(jī)的工作/停止控制。Ｈ橋電路由大功率晶體管組成，PWM波形通過(guò)方向控制電路送到H橋，經(jīng)功率放大以后驅(qū)動(dòng)電機(jī)轉(zhuǎn)動(dòng)。 PWM控制電路原理圖3 程序設(shè)計(jì) 總體程序設(shè)計(jì)思路程序總體設(shè)計(jì)分為時(shí)鐘控制信號(hào)模塊、十進(jìn)制計(jì)數(shù)模塊、顯示模塊、鍵盤模塊、pwm控制模塊、十六位鎖存模塊。設(shè)計(jì)思路為十進(jìn)制計(jì)數(shù)器對(duì)霍爾器件的脈沖數(shù)計(jì)數(shù)，時(shí)鐘控制在到了六秒時(shí)將計(jì)數(shù)值鎖存到16位鎖存器，顯示模塊的點(diǎn)陣LED顯示鎖存器所鎖存的值以及設(shè)計(jì)者名字，同時(shí)鍵盤模塊送出鍵盤所按得鍵值控制直流電機(jī)轉(zhuǎn)速的增減。 時(shí)鐘控制信號(hào)程序設(shè)計(jì)時(shí)鐘控制信號(hào)中要為下級(jí)鎖存模塊提供鎖存控制型號(hào)，同時(shí)為計(jì)數(shù)模塊提使能和清零信號(hào)。設(shè)計(jì)當(dāng)中由Cnttemp對(duì)1MHZ的上升緣計(jì)數(shù)來(lái)產(chǎn)生1HZ的信號(hào)（Cnttemp5000送出高電平，Cnttemp5000送出低電平），Count對(duì)秒信號(hào)計(jì)數(shù)，鎖存控制信號(hào)在第六秒結(jié)束時(shí)送出，清零信號(hào)在第7秒送出，所以要先產(chǎn)生秒脈沖。 Enal=’1’Clr=’0’Load=’0’Enal=’0’Clr=’0’Load=’1’Enal=’0’Clr=’1’Load=’0’Count與6比較Clk1hz=’1’Clk1hz=’1’Cnttemp50000Cnttemp當(dāng)前計(jì)數(shù)是否到了99999Cnttemp=0Cnttemp+1 1M的時(shí)鐘 是 否 小于 等于 大于 輸出 注：Enal為輸出控制計(jì)數(shù)器的使能信號(hào)。Clr為輸出控制計(jì)數(shù)器的清零信號(hào)。Load為輸出控制鎖存器的鎖存信號(hào)。 時(shí)鐘控制信號(hào)模塊 十進(jìn)制計(jì)數(shù)器程序設(shè)計(jì)設(shè)計(jì)當(dāng)中要顯示當(dāng)前直流電機(jī)的轉(zhuǎn)速，因而要4位十進(jìn)制的計(jì)數(shù)器，對(duì)轉(zhuǎn)速脈沖計(jì)數(shù)。設(shè)計(jì)當(dāng)中只需要設(shè)計(jì)一位十進(jìn)制的計(jì)數(shù)器，設(shè)計(jì)當(dāng)中特別注意對(duì)進(jìn)位脈沖的處理。設(shè)計(jì)流程如下：輸出計(jì)數(shù)值輸出進(jìn)位脈沖Count=”1001”Count=count+1C